[发明专利]成像装置和电子设备在审
| 申请号: | 202180054237.6 | 申请日: | 2021-09-27 |
| 公开(公告)号: | CN116057687A | 公开(公告)日: | 2023-05-02 |
| 发明(设计)人: | 横山孝司 | 申请(专利权)人: | 索尼半导体解决方案公司 |
| 主分类号: | H01L21/822 | 分类号: | H01L21/822 |
| 代理公司: | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人: | 王新春;姚鹏 |
| 地址: | 日本神*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 成像 装置 电子设备 | ||
根据本公开的一个实施例的成像装置包括:第一基板,其具有执行光电转换的一个或多个传感器像素;和第二基板,其层叠在所述第一基板上,电连接到所述第一基板,并且具有以完全耗尽模式操作的晶体管。
技术领域
本公开涉及具有三维结构的成像装置和包括该成像装置的电子设备。
背景技术
例如,专利文献1公开了一种成像装置,在该成像装置中,设置有多个固态成像元件的晶片以及设置有存储电路和逻辑电路等的晶片被层叠在一起。
引用文献列表
专利文献
专利文献1:国际公开号WO 2019/087764
发明内容
顺便提及,要求使成像装置小型化。
期望的是,提供均能够实现小型化的成像装置和电子设备。
根据本公开实施例的成像装置包括:第一基板;和第二基板。所述第一基板包括分别执行光电转换的一个或多个传感器像素。所述第二基板层叠在所述第一基板上并电连接到所述第一基板。所述第二基板包括以完全耗尽模式操作的晶体管。
根据本公开实施例的电子设备包括上述根据本公开实施例的成像装置。
在根据本公开实施例的成像装置和根据本实施例的电子设备中,作为设置在层叠在包括一个或多个传感器像素的第一基板上的第二基板中的晶体管,使用以完全耗尽模式操作的晶体管。这减小了第二基板的厚度。
附图说明
图1是示出根据本公开的第一实施例的成像装置的构造的截面示意图。
图2是图1所示的成像装置的示意性构造的分解立体图。
图3A是说明图1所示的成像装置的制造步骤的示例的截面示意图。
图3B是示出图3A之后的步骤的截面示意图。
图3C是示出图3B之后的步骤的截面示意图。
图3D是示出图3C之后的步骤的截面示意图。
图3E是示出图3D之后的步骤的截面示意图。
图3F是示出图3E之后的步骤的截面示意图。
图3G是示出图3F之后的步骤的截面示意图。
图3H是示出图3G之后的步骤的截面示意图。
图3I是示出图3H之后的步骤的截面示意图。
图3J是示出图3I之后的步骤的截面示意图。
图4是示出根据本公开的变形例1的成像装置的构造的示例的截面示意图。
图5是根据本公开的变形例1的成像装置所使用的晶体管的示例的立体图。
图6是示出根据本公开的变形例1的成像装置的构造的另一示例的截面示意图。
图7是示出根据本公开的变形例2的成像装置的构造的示例的截面示意图。
图8是示出根据本公开的变形例3的成像装置的构造的示例的截面示意图。
图9A是说明图8所示的成像装置的制造步骤的示例的截面示意图。
图9B是示出图9A之后的步骤的截面示意图。
图9C是示出图9B之后的步骤的截面示意图。
图9D是示出图9C之后的步骤的截面示意图。
图9E是示出图9D之后的步骤的截面示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼半导体解决方案公司,未经索尼半导体解决方案公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202180054237.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





