[发明专利]半导体装置及半导体装置的制造方法

说明书

提供了一种半导体装置，其能够在降低寄生电容的同时实现高可靠性，并且能够在抑制制造成本增加的同时防止栅极泄漏缺陷。该半导体装置包括具有掩埋绝缘膜和设置在掩埋绝缘膜上并形成有半导体元件的半导体层的基板、设置在半导体层上并且在从上方观察基板的情况下具有从半导体层的中央部分延伸到半导体层的每个端部的布线、设置在半导体层上的源极接触通孔和漏极接触通孔、以及设置在半导体层的端部与栅电极的布线相交的区域附近的突出部分，该突出部分包括与半导体层的材料相同的材料并且从半导体层的侧表面向外突出。半导体层的端部的至少一部分具有厚膜区，每个厚膜区具有比半导体层的栅电极正下方的部分更大的膜厚。源极接触通孔和漏极接触通孔设置在厚膜区以外的区域中。

技术领域

本公开(本技术)涉及一种半导体装置和用于该半导体装置的制造方法。

背景技术

用于无线通信等的通信装置设有在高频通信信号之间切换的高频天线开关。这种高频天线开关需要是寄生电容很小并且具有即使在天线开关处理高频信号的情况下也不会劣化的设备特性的设备。

因此，在相关技术中，对于天线开关设备，已经使用了具有优异高频特性的化合物半导体，诸如GaAs(砷化镓)。但是，这样的化合物半导体设备昂贵，并且用于操作化合物半导体设备的外围电路的设备是在与其上制造化合物半导体设备的芯片不同的另一个芯片上制造的。这导致当将化合物半导体设备结合到模块等中时，难以抑制制造成本的增加。

因此，近年来，已经积极开发了使用SOI(绝缘体上硅)基板的天线开关IC(集成电路)，使得用于天线开关的设备和用于外围电路的设备能够在同一芯片上混合形成。SOI基板是指包括设置在高电阻支撑基板上的掩埋绝缘膜(BOX层)和设置在掩埋绝缘膜上并且包含硅的半导体层(SOI层)的基板。使用这样的SOI基板使得能够降低由于形成在PN结区的耗尽层而引起的寄生电容，从而允许制造用于天线开关的高频特性不易劣化且其设备特性等同于上述化合物半导体的设备特性的设备。此外，在使用这样的SOI基板形成用于天线开关的设备的情况下，可以在同一基板上混合形成用于外围电路的设备。注意的是，形成在这样的SOI基板上的设备的示例可以包括下述PTL 1中公开的半导体装置。

但是，由于在半导体装置的制造处理中进行的诸如热氧化或蚀刻和抛光之类的处理，SOI层可能局部变薄。在这样的SOI层变薄的部分中，在场效应晶体管(在下文中称为FET)的操作期间发生场集中，从而导致FET的可靠性劣化。此外，为了防止FET的可靠性劣化，采取了各种措施，但这些措施有时会增加寄生电容，从而劣化FET的高频特性并显著增加制造成本。

为了解决这些问题，下述PTL 2中描述的技术已经特许公开以供公众检阅，该技术通过仅增加SOI层的端部的膜厚来实现低寄生电容、高可靠性和低成本。

[引文列表]

[专利文献]

[PTL 1]

JP 2000-216391A

[PTL 2]

JP 2018-148123A

发明内容

[技术问题]

但是，即使采用上述技术，当形成STI(浅沟槽隔离)时，尺寸增大的FET也会对硅(Si)层造成CMP(化学机械抛光)损伤，从而导致栅极泄漏缺陷。

鉴于这些情况，本公开的目的在于提供一种半导体装置，其可以在降低寄生电容的同时实现高可靠性，并且可以在抑制制造成本增加的同时防止栅极泄漏缺陷，并且提供一种用于该半导体装置的制造方法。

[问题的解决方案]