[发明专利]半导体装置、成像装置和半导体装置的制造方法

说明书

本发明减少了贯通硅通路(TSV)中的寄生电容。半导体装置包括给定的层。通路上下贯通给定的层。导体与上下贯通的层的上表面侧材料和下表面侧材料接触。导体在导体和通路内侧之间形成上下贯通该层而不与通路的内侧接触的腔体部分。该层的至少上表面侧材料或下表面侧材料是导电材料，并且该导电材料的至少一部分包括针对腔体部分的开口部分。该开口部分用于在蚀刻期间供应蚀刻剂。

技术领域

本技术涉及一种半导体装置。更具体而言，本技术涉及具有贯通电极的半导体装置及其制造方法。

背景技术

作为半导体装置的小型化技术，已知有从半导体基板的背侧提取电极的贯通硅通路(through-silicon via，TSV)技术。在该TSV中，速度的增加可能会因与在TSV的贯通半导体基板的侧表面上的半导体基板的寄生电容的存在而受到阻碍。同时，为了减轻由TSV的应力造成的影响，已经提出了具有在TSV的内衬隔离层中形成的隔离凹部的设备(例如，参见PTL 1)。

[引文列表]

[专利文献]

[PTL1]

专利号为2015-511765的PCT日文译本

发明内容

[技术问题]

在上述相关技术的技术中，气隙部分地由提供的隔离凹部形成。但是，提供该隔离凹部是为了减轻由TSV造成的应力影响，而不足以降低寄生电容。

本技术是鉴于上述问题而设计的，其目的是降低TSV中的寄生电容。

[问题的解决方案]

本技术旨在解决上述问题，其第一方面是一种半导体装置，其包括上下贯通给定的层的通路、该层的上表面侧材料和下表面侧材料、以及导体，该导体与该层的上表面侧材料和下表面侧材料接触并且在导体和通路内侧之间形成上下贯通该层的腔体部分。这具有在导体周围形成腔体部分和减少寄生电容的作用。

此外，在该第一方面中，至少该层的上表面侧材料或下表面侧材料可以是导电材料，并且导电材料的至少一部分可以包括针对腔体部分的开口部分。这具有在形成腔体部分时从开口部分提供蚀刻剂的作用。

此外，在该第一方面中，该层可以是半导体基板或绝缘膜。

此外，在该第一方面中，还可以包括在通路内侧形成的绝缘侧壁。这具有确保即使在该层是半导体基板的情况下也电绝缘的作用。

此外，在该第一方面中，导体内侧可以包括绝缘材料。

此外，在该第一方面中，导体可以形成布线。

此外，在该第一方面中，还可以包括在通路的周边处上下贯通该层的周围沟槽。

此外，本技术的第二方面是具有包括多个层的堆叠结构的成像装置，并且该成像装置包括：上下贯通多个层中的给定的层的通路、该层的上表面侧材料和下表面侧材料、以及导体，该导体与层的上表面侧材料和下表面侧材料接触并且在导体和通路内侧之间形成上下贯通该层的腔体部分。这具有在导体周围形成腔体部分和减少寄生电容的作用。

此外，在该第二方面中，至少该层的上表面侧材料或下表面侧材料可以是导电材料，并且导电材料的至少一部分可以包括针对腔体部分的开口部分。这具有在形成腔体部分时从开口部分提供蚀刻剂的作用。

此外，在该第二方面中，导电材料可以布置在与入射光侧相对的表面上，或者与入射光侧布置在相同的表面上。