[发明专利]用于SOI结构的载体衬底和相关联的生产方法

说明书

本发明涉及一种由单晶硅制成的载体衬底(10)，载体衬底(10)具有正面(10a)和背面(10b)，并且包括：‑从正面(10a)延伸到800nm至2微米之间的深度并具有通过基于暗场反射显微镜的表面检查而检测到的少于10个晶体原生颗粒(COP)的表面区域(1)，‑从正面(10a)延伸到几微米至40微米之间的深度并具有低于或等于7.5E17Oi/cm³的间隙氧(Oi)含量和高于500ohm.cm的电阻率的上部区域(2)，以及‑在上部区域(2)与背面(10b)之间延伸并具有高于或等于1E8/cm³的微缺陷(BMD)密度的下部区域(3)。本发明还涉及一种用于制造这种载体衬底(10)的方法。

技术领域

本发明的领域是半导体和微电子的领域。本发明涉及一种用于绝缘体上硅(SOI)结构(特别是全耗尽SOI(用于全耗尽绝缘体上硅的FD-SOI)结构))的、适用于逻辑和射频应用的由硅制成的载体衬底。本发明还涉及一种用于制造这种载体衬底的方法。

背景技术

FD-SOI技术的优点已经被广泛记载用于射频和低功率逻辑应用。

为了满足这些应用的严格规范，FD-SOI结构必须满足许多标准。

首先，由硅制成的非常薄的工作层(通常为20nm量级)必须表现出优异的厚度均匀性和高晶体质量。为了实现这一点，它必须能够在高温下经历长持续时间的处理，特别是在其生产期间；需要所述处理来使工作层的自由表面平滑并修复该层中存在的晶体缺陷。这涉及SOI结构的载体衬底抵抗滑移线故障模式，并且特别地，表现出在整个过程中足够且均匀的微缺陷的密度(用于体微缺陷的BMD)。这些微缺陷通常以足够的量存在于具有高间隙氧含量的衬底(“高Oi”衬底)中，通常对应于高于1E18/cm³(ASTM'79标准)的Oi浓度：这些高Oi载体衬底相对于滑移线缺陷特别稳健。

其次，SOI结构必须与非常低的检查阈值兼容，以便允许在工作层上和/或工作层中检测尺寸小于50nm的缺陷。已知高Oi载体衬底包括被称为“晶体原生颗粒(crystal-originated particle)”(COP)的缺陷，该缺陷限制SOI结构的工作层的可检查性；具体地，在以非常彻底的检测阈值检查工作层期间，位于载体衬底的表面区域中的COP缺陷(即使COP缺陷保持在SOI结构的掩埋氧化物层下方也)可以被检测到，这是由于检查信号的穿透，检查信号将探测到掩埋氧化物的略下方。因此，高Oi载体衬底与此类应用不兼容。

最后，为了满足射频要求，SOI结构的载体衬底必须表现出稳定且高的电阻率(高于500ohm.cm，高于1000ohm.cm，或者甚至高于5000ohm.cm)。为了获得这些特性，通常的做法是使用具有低Oi含量的高电阻载体衬底(“低Oi”衬底，通常对应于低于8E17 Oi/cm³的Oi浓度)，因为具有高Oi含量的那些衬底在深度处表现出电阻率的不稳定性，特别是由于工作层所需的平滑热处理。不幸的是，低Oi载体衬底对高温下的长时间处理极其敏感，且随后表现出不利于SOI结构的高密度滑移线。

本发明的主题

本发明提供了克服所有或一些上述缺点的解决方案。特别地，本发明涉及一种与施加在SOI结构上的热处理以及与逻辑和射频应用的严格规范兼容的载体衬底。本发明还涉及一种用于生产这种载体衬底的方法。

发明内容

本发明涉及一种由单晶硅制成的载体衬底，所述载体衬底具有正面和背面，并且包括：

-从所述正面向下到800nm至2微米之间的深度的表面区域，所述表面区域具有通过使用暗场显微镜检查表面而检测到的少于10个晶体原生颗粒(COP)，

-从所述正面向下延伸到几微米至40微米之间的深度的上部区域，所述上部区域具有低于或等于7.5E17 Oi/cm³的间隙氧(Oi)含量和高于500ohm.cm的电阻率，以及