[发明专利]用于SOI结构的载体衬底和相关联的生产方法

权利要求书

1.一种由单晶硅制成的载体衬底(10)，所述载体衬底(10)具有正面(10a)和背面(10b)，并且包括：

-从所述正面(10a)向下到800nm至2微米之间的深度的表面区域(1)，所述表面区域(1)具有通过使用暗场显微镜检查表面而检测到的少于10个晶体原生颗粒COP，

-从所述正面(10a)向下延伸到几微米至40微米之间的深度的上部区域(2)，所述上部区域(2)具有低于或等于7.5E17 Oi/cm³的间隙氧Oi含量和高于500ohm.cm的电阻率，以及

-在所述上部区域(2)与所述背面(10b)之间延伸的下部区域(3)，所述下部区域(3)具有高于或等于1E8/cm³的微缺陷BMD密度。

2.根据权利要求1所述的载体衬底(10)，其中，所述上部区域(2)的电阻率高于或等于750ohm.cm，或者甚至高于或等于1000ohm.cm。

3.根据前述权利要求中任一项所述的载体衬底(10)，其中，所述上部区域(2)向下延伸到10微米至30微米之间的深度。

4.根据前述权利要求中的一项所述的载体衬底(10)，其中，所述下部区域(3)中的所述微缺陷BMD密度在1E8/cm³至3E10/cm³之间，并且优选地在1E9/cm³至2E10/cm³之间。

5.一种SOI结构(100)，所述SOI结构(100)包括布置在介电层(20)上的工作层(30)，所述介电层(20)本身布置在根据前述权利要求中的一项所述的载体衬底(10)上。

6.根据权利要求5所述的SOI结构(100)，其中，所述工作层(30)的厚度小于50nm，优选地在4nm至25nm之间。

7.根据权利要求5和6中的任一项所述的SOI结构(100)，其中，所述介电层(20)的厚度在10nm至150nm之间。

8.一种用于射频和低功率逻辑应用的电子部件，所述电子部件包括布置在根据权利要求5至7中的一项所述的SOI结构(100)的所述工作层(30)上和/或中的至少一个晶体管。

9.一种用于生产根据权利要求1至4中的一项所述的载体衬底(10)的方法，生产方法包括以下步骤：

a)提供由单晶硅制成的初始衬底(10’)，所述初始衬底(10’)具有在12E17 Oi/cm³至16E17 Oi/cm³之间的间隙氧含量和高于500ohm.cm的电阻率，所述初始衬底(10’)旨在在经历了后续步骤b)和c)之后形成所述载体衬底(10)，

b)在中性气氛或还原气氛下，在1150℃至1250℃之间的温度下施加第一热处理，持续时间长于或等于30分钟，以形成所述表面区域(1)和所述上部区域(2)，

c)施加第二热处理，所述第二热处理包括在600℃至900℃之间的温度下的第一退火序列和在950℃至1100℃之间的温度下的第二退火序列，以形成所述载体衬底(10)的所述下部区域(3)。

10.根据权利要求9所述的生产方法，其中，所述第二热处理的第一序列包括两个温度平台，第一平台在650℃至700℃之间，并且第二平台在约800℃。