[发明专利]使用存储器内建自测试的参考位测试和修复

说明书

一种被配置来执行存储器中的参考位的测试的存储器测试电路。在读取操作中，将数据位列的输出与一个或多个参考位列进行比较。存储器测试电路包括：测试控制器；以及关联调整电路，所述关联调整电路由测试控制器可配置以在读取操作中将另一个或多个参考位列或一个或多个数据位列与数据位列相关联。测试控制器可基于来自两个不同关联的结果来确定原始的一个或多个参考位列是否有缺陷。

相关申请

本申请要求于2020年3月27日提交的第63/000,517号美国临时专利申请的权益，该美国临时专利申请以引用的方式全文并入本文。

技术领域

本公开的技术涉及存储器测试。所公开技术的各种实施方式对于利用参考位来改善嵌入式存储器的制造良率可以是特别有用的。

背景技术

磁阻随机存取存储器(Magnetoresistive Random Access Memory，MRAM)由于其小尺寸、快速运行速度和良好的耐久性而已经成为有吸引力的非易失性存储器解决方案。MRAM设备可以将数据存储在磁畴中，例如，作为其自由层中的磁体的自旋极性。MRAM设备可通过设置其自由层中的磁体的自旋极性而在磁畴中写入数据，例如，通过提供穿过磁性隧道结(Magnetic Tunnel Junction，MTJ)的自旋极化电流，其对自由层中的局部磁化施加力矩，这通常被称为自旋力矩转移(Spin Torque Transfer，STT)。这些层的电子自旋极性基于写入电流方向而切换。因此，MRAM单元可以被切换到高阻态(反平行自旋极性(Anti-parallel Spin Polarity，RAP))或低阻态(平行自旋极性(Parallel Spin Polarity，RP))二者之一。

为了读取所存储的数据，MRAM设备可确定其自由层中的磁体相对于对应自由层下方的钉扎参考层的自旋极性。当自旋极性平行于钉扎参考层时，MRAM设备的被访问数据位线(位列)上的电阻可以被认为是低的，因此对应于数据“0”值。当自旋极性反平行于钉扎参考层时，MRAM设备的被访问数据位线上的电阻可以被认为是高的，并因此对应于数据“1”值。MRAM设备可包括感测电路，其检测MRAM设备的被访问数据位线上相对于参考位线电阻的电阻，以确定是将所检测的电阻认为是对应于数据“0”值的低还是对应于数据“1”值的高。电阻检测可以通过电流测量或电压测量来进行。

通常，参考位线与多个数据位线配对以用于读取操作。参考位线可以被写为零或一。存储不同值的两个参考位线可用于为读取操作提供参考电阻值。因此，对其中一个数据位线的每个读取操作涉及对参考位线的操作。频繁的操作可能使参考位线易于失效。如果参考位失效，则它可能导致不仅涉及一个数据位而且涉及多个数据位的读取操作失败。

当前的高密度半导体通常包括嵌入式存储器。如果严格按照技术限制设计，则存储器比其他电路更易于失效，从而不利地影响良率。内建自测试(Built-in Self-test，BIST)技术被用来识别存储器中的缺陷和问题。而且，这些电路通常包括内建自修复(Built-in Self-repair，BISR)电路，用于执行修复分析(内建修复分析(Built-in RepairAnalysis，BIRA))和用于用备用元件替换故障元件。然而，传统的测试方案仅可以用于功能性地访问数据位，而不能确定失效是由数据位中的缺陷引起还是由参考位中的缺陷引起。

在MRAM产品中经常使用纠错码(Error-correcting Code，ECC)技术。ECC不仅是解决存储器的永久位失效问题的良好解决方案，而且可以用于克服在生命周期的早期失效的弱位老化故障。对于低制造故障率(例如，字(word)中的一位或两位失效)，ECC甚至可以消除对修复电路的需要。然而，使用ECC来检测和解决与参考位相关联的缺陷是非常具有挑战性的，因为参考位失效通常涉及多个位和复杂的ECC编码。

发明内容