[发明专利]具有凹陷栅极晶体管的外围电路及其形成方法

说明书

在某些方面中，一种存储器装置包括存储器单元的阵列以及耦接至所述存储器单元的阵列的多个外围电路。所述外围电路包括具有凹陷栅极晶体管的第一外围电路。所述外围电路还包括具有平坦栅极晶体管的第二外围电路。

技术领域

本公开涉及存储器装置及其制造方法。

背景技术

通过改善工艺技术、电路设计、程序算法和制造工艺使平面存储器单元缩小到了更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得更具挑战而且成本昂贵。结果，平面存储器单元的存储密度接近上限。

三维(3D)存储器架构能够解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于有助于存储器阵列的操作的外围电路。

发明内容

在一个方面中，一种存储器装置包括存储器单元的阵列以及耦接至所述存储器单元的阵列的多个外围电路。所述外围电路包括具有凹陷栅极晶体管的第一外围电路。所述外围电路还包括具有平坦栅极晶体管的第二外围电路。

在另一方面中，一种3D存储器装置包括第一半导体结构、第二半导体结构以及位于所述第一半导体结构和所述第二半导体结构之间的键合界面。所述第一半导体结构包括NAND存储器串的阵列。所述第二半导体结构包括具有凹陷栅极晶体管的页缓冲器。所述NAND存储器串的阵列横跨所述键合界面耦接至所述页缓冲器。

在又一方面中，一种半导体器件包括衬底、第一晶体管和第二晶体管。所述第一晶体管包括位于所述衬底中并且具有凹陷的第一阱、伸入到所述第一阱的凹陷中的凹陷栅极结构以及通过所述凹陷栅极结构隔开的源极和漏极。所述凹陷栅极结构包括第一栅极电介质和所述第一栅极电介质上的第一栅电极。所述第二晶体管包括所述衬底中的第二阱、所述第二阱上的平坦栅极结构以及第二源极和第二漏极。所述平坦栅极结构包括第二栅极电介质和所述第二栅极电介质上的第二栅电极。

在又一方面中，一种系统包括被配置为存储数据的存储器装置以及耦接至所述存储器装置并且被配置为控制所述存储器装置的存储器控制器。所述存储器装置包括存储器单元的阵列以及耦接至所述存储器单元的阵列的多个外围电路。所述外围电路包括具有凹陷栅极晶体管的第一外围电路。所述外围电路还包括具有平坦栅极晶体管的第二外围电路。

附图说明

被并入本文并且形成说明书的部分的附图例示了本公开的各个方面并且与说明书一起进一步用于解释本公开的原理，并且使相关领域的技术人员能够做出和使用本公开。

图1A示出了根据本公开的一些方面的示例性3D存储器装置的截面的示意图。

图1B示出了根据本公开的一些方面的另一示例性3D存储器装置的截面的示意图。

图2示出了根据本公开的一些方面的包括具有页缓冲器的外围电路的示例性存储器装置的示意性电路图。

图3示出了根据本公开的一些方面的包括存储器单元阵列和外围电路的示例性存储器装置的框图。

图4示出了根据本公开的一些方面的具有多个平面和页缓冲器的示例性存储器装置的示意性平面图。

图5示出了根据本公开的一些方面的具有存储器单元阵列和包括页缓冲器的外围电路的示例性存储器装置的示意性平面图。

图6A示出了根据本公开的一些方面的示例性平坦栅极晶体管的平面图和截面的侧视图。

图6B示出了根据本公开的一些方面的示例性凹陷栅极晶体管的平面图和截面的侧视图。

图7示出了根据本公开的一些方面的具有凹陷栅极晶体管和平坦栅极晶体管的示例性半导体器件的截面的侧视图。

图8A示出了根据一些实施方式的示例性3D存储器装置的截面的侧视图。