[发明专利]三维存储器件及其形成方法

说明书

一种三维(3D)存储器件包括掺杂半导体层、堆叠结构和沟道结构。堆叠结构包括形成在掺杂半导体层上的交错的导电层和电介质层。导电层包括多条字线和漏极选择栅极线。沟道结构沿第一方向延伸穿过堆叠结构并与掺杂半导体层接触。沟道结构包括半导体沟道和半导体沟道之上的存储膜。漏极选择栅极线与半导体沟道直接接触，并且多条字线中的每一条与存储膜直接接触，并且漏极选择栅极线和多条字线包括相同的材料。

背景技术

本公开涉及存储器件和用于形成存储器件的方法，更具体地，涉及三维(3D)存储器件和用于形成3D存储器件的方法。

通过改进工艺技术、电路设计、编程算法和制造工艺，诸如存储单元的平面半导体器件被缩放到更小的尺寸。然而，随着半导体器件的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。3D半导体器件架构可以解决一些平面半导体器件(例如闪存器件)中的密度限制。

3D半导体器件可以通过堆叠半导体晶片或管芯并将它们垂直互连来形成，使得所得结构充当单个器件，从而与常规平面工艺相比，以降低的功率和更小的占用面积实现了性能改进。在用于堆叠半导体衬底的各种技术中，诸如混合键合之类的键合因其形成高密度互连的能力而被认为是有前途的技术之一。

发明内容

在一方面，公开了一种3D存储器件。3D存储器件包括掺杂半导体层、堆叠结构和沟道结构。堆叠结构包括形成在掺杂半导体层上的交错的导电层和电介质层。导电层包括多条字线和漏极选择栅极线。沟道结构沿第一方向延伸穿过堆叠结构并与掺杂半导体层接触。沟道结构包括半导体沟道和半导体沟道之上的存储膜。漏极选择栅极线与半导体沟道直接接触，多条字线中的每一条与存储膜直接接触，并且漏极选择栅极线和多条字线包括相同的材料。

在另一方面，公开了一种3D存储器件。3D存储器件包括掺杂半导体层、堆叠结构和沟道结构。堆叠结构包括形成在掺杂半导体层上的交错的导电层和电介质层。导电层包括多条字线和源极选择栅极线。沟道结构沿第一方向延伸穿过堆叠结构并与掺杂半导体层接触。沟道结构包括半导体沟道和半导体沟道之上的存储膜。源极选择栅极线与半导体沟道直接接触，多条字线中的每一条与存储膜直接接触，并且源极选择栅极线和多条字线包括相同的材料。

在另一方面，公开了一种系统。该系统包括被配置为存储数据的3D存储器件和存储控制器。3D存储器件包括掺杂半导体层、堆叠结构和沟道结构。堆叠结构包括形成在掺杂半导体层上的交错的导电层和电介质层。导电层包括多条字线和漏极选择栅极线。沟道结构沿第一方向延伸穿过堆叠结构并与掺杂半导体层接触。沟道结构包括半导体沟道和半导体沟道之上的存储膜。漏极选择栅极线与半导体沟道直接接触，多条字线中的每一条与存储膜直接接触，并且漏极选择栅极线和多条字线包括相同的材料。存储控制器耦合至3D存储器件并被配置为通过漏极选择栅极线控制沟道结构的操作。

在又一方面，公开了一种系统。该系统包括被配置为存储数据的3D存储器件和存储控制器。3D存储器件包括掺杂半导体层、堆叠结构和沟道结构。堆叠结构包括形成在掺杂半导体层上的交错的导电层和电介质层。导电层包括多条字线和源极选择栅极线。沟道结构沿第一方向延伸穿过堆叠结构并与掺杂半导体层接触。沟道结构包括半导体沟道和半导体沟道之上的存储膜。源极选择栅极线与半导体沟道直接接触，多条字线中的每一条与存储膜直接接触，并且源极选择栅极线和多条字线包括相同的材料。存储控制器耦合至3D存储器件并被配置为通过源极选择栅极线控制沟道结构的操作。