[发明专利]三维存储器件及其形成方法

权利要求书

1.一种三维(3D)存储器件，包括：

掺杂半导体层；

堆叠结构，包括形成于所述掺杂半导体层上的交错的导电层和电介质层，所述导电层包括多条字线和漏极选择栅极线；以及

沟道结构，沿第一方向延伸穿过所述堆叠结构并与所述掺杂半导体层接触，所述沟道结构包括半导体沟道和所述半导体沟道之上的存储膜，

其中，所述漏极选择栅极线与所述半导体沟道直接接触，所述多条字线中的每一条与所述存储膜直接接触，并且所述漏极选择栅极线和所述多条字线包括相同的材料。

2.根据权利要求1所述的3D存储器件，其中，所述漏极选择栅极线包括第一电介质层和与所述第一电介质层接触的第一导电层，并且所述第一电介质层与所述半导体沟道直接接触。

3.根据权利要求2所述的3D存储器件，其中，所述多条字线中的每一条包括第二电介质层和与所述第二电介质层接触的第二导电层，所述第二电介质层与所述存储膜直接接触，并且所述第一电介质层和所述第二电介质层是在同一工艺期间沉积的。

4.根据权利要求3所述的3D存储器件，其中，所述第一电介质层和所述第二电介质层包括相同的材料。

5.根据权利要求3-4中任一项所述的3D存储器件，其中，所述第一电介质层和所述第二电介质层具有相同的厚度。

6.根据权利要求3-5中任一项所述的3D存储器件，其中，所述第一导电层和所述第二导电层包括相同的材料。

7.根据权利要求3-6中任一项所述的3D存储器件，其中，所述存储膜包括：

所述半导体沟道之上的隧穿层；

所述隧穿层之上的存储层；以及

所述存储层之上的阻挡层，

其中，所述半导体沟道、所述隧穿层、所述存储层和所述阻挡层沿垂直于所述第一方向的第二方向堆叠，所述第一电介质层与所述半导体沟道直接接触，并且所述第二电介质层与所述阻挡层直接接触。

8.根据权利要求1-7中任一项所述的3D存储器件，其中，所述导电层还包括源极选择栅极线，并且所述源极选择栅极线包括与所述半导体沟道直接接触的第三电介质层。

9.一种三维(3D)存储器件，包括：

掺杂半导体层；

堆叠结构，包括形成于所述掺杂半导体层上的交错的导电层和电介质层，所述导电层包括多条字线和源极选择栅极线；以及

沟道结构，沿第一方向延伸穿过所述堆叠结构并与所述掺杂半导体层接触，所述沟道结构包括半导体沟道和所述半导体沟道之上的存储膜，

其中，所述源极选择栅极线与所述半导体沟道直接接触，所述多条字线中的每一条与所述存储膜直接接触，并且所述源极选择栅极线和所述多条字线包括相同的材料。

10.根据权利要求9所述的3D存储器件，其中，所述源极选择栅极线包括第一电介质层和与所述第一电介质层接触的第一导电层，并且所述第一电介质层与所述半导体沟道直接接触。

11.根据权利要求10所述的3D存储器件，其中，所述多条字线中的每一条包括第二电介质层和与所述第二电介质层接触的第二导电层，所述第二电介质层与所述存储膜直接接触，并且所述第一电介质层和所述第二电介质层是在同一工艺期间沉积的。

12.根据权利要求11所述的3D存储器件，其中，所述第一电介质层和所述第二电介质层包括相同的材料。

13.根据权利要求11-12中任一项所述的3D存储器件，其中，所述第一电介质层和所述第二电介质层具有相同的厚度。

14.根据权利要求11-13中任一项所述的3D存储器件，其中，所述第一导电层和所述第二导电层包括相同的材料。