[发明专利]一种低损耗运算电路及其运行方法

说明书

本发明涉及一种低损耗运算电路，包括多个运算单元、多个存储单元、以及一个或多个复位MOSFET。每个运算单元包括4个MOSFET。本发明还涉及该电路的运行方法以及一种低损耗存算一体电路。通过本发明，可以在显著降低损耗的同时显著地降低量化误差。

技术领域

本发明总的来说涉及集成电路领域，具体而言，涉及一种低损耗运算电路及其运行方法。此外，本发明还涉及一种低损耗存算一体电路。

背景技术

存算一体化芯片是指一种在存储器内或存储器附近执行运算的芯片。由于更低功耗和更小芯片面积等优点，存算一体化芯片日益受到业界关注。

然而，目前的存算一体化芯片在量化误差和功率损耗方面具有进一步改进的空间。

发明内容

本发明的任务是提供一种低损耗运算电路及其运行方法、以及一种低损耗存算一体电路，通过所述低损耗运算电路和/或所述方法和/或所述低损耗存算一体电路，可以在显著降低损耗的同时显著地降低量化误差。

在本发明的第一方面，该任务通过一种低损耗运算电路来解决，该电路包括：

n个运算单元(AU₁，AU₂，……AU_n)，n为大于1的整数，其中每个运算单元(AU₁)包括：

第一MOSFET，其栅极与分配给该运算单元(AU₁)的存储单元的输出信号(W₁)连接，其漏极和源极中的第一个接地，其漏极和源极中的第二个与第二MOSFET的漏极和源极中的第一个连接；

第二MOSFET，其栅极与分配给该运算单元(AU₁)的第一输入信号(INL₁)连接，其漏极和源极中的第二个与低损耗运算电路的输出信号线(OUT)连接；

第三MOSFET，其栅极与分配给该运算单元(AU₁)的存储单元的输出信号的反相(WB₁)连接，其漏极和源极中的第一个接地(GND)，其漏极和源极中的第二个与第四MOSFET的漏极和源极中的第一个

连接；以及

第四MOSFET，其栅极与分配给该运算单元(AU₁)的第二输入信号(INR₁)连接，其漏极和源极中的第二个与输出信号线(OUT)连接；以及

复位MOSFET，其栅极与时序信号(φ_PRE)连接，其漏极和源极中的第一个与供电电压(VDD)连接，其漏极和源极中的第二个与输出信号线(OUT)连接。

在本发明中，术语“MOSFET”是指金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。术语“反相”是指数字信号做反相运算(如经过反相器)以后所得到的数字信号结果，例如信号“1”的反相是“0”，信号“0”的反相是“1”。

在本发明的一个扩展方案中规定，第一至第四MOSFET为n型MOSFET并且复位MOSFET为p型MOSFET；或者

其中第一至第四MOSFET为p型MOSFET并且复位MOSFET为n型MOSFET。

在本发明的一个优选方案中规定，分配给该运算单元(AU₁)的第一输入信号(INL₁)和/或第二输入信号(INR₁)的电平被设置为下列各项中的一个或多个：

第二输入信号(INR₁)为低电平，其中低损耗运算电路被配置为执行输出信号(W)与第一输入信号(INL₁)的与非(NAND)运算；