[发明专利]用于存储器器件的页缓冲器中的数据读取的时钟信号返回方案

说明书

在某些方面中，一种电路包括：包括多个部分的页缓冲器、耦合到页缓冲器的多个部分的时钟路径、以及耦合到页缓冲器的时钟电平设置模块。部分中的每一个被配置为顺序地接收时钟信号，并且响应于接收到对应的时钟信号而顺序地返回时钟返回信号。时钟路径被配置为合并多个时钟返回信号。时钟电平设置模块被配置为基于多个时钟信号中的第一时钟信号中的周期的数量来设置多个时钟返回信号中的第一时钟返回信号的起始电平。第一时钟返回信号对应于第一时钟信号。

背景技术

本公开涉及存储器器件及其操作。

闪存存储器是一种可以被电擦除和重新编程的低成本、高密度、非易失性的固态存储介质。闪存存储器包括NOR闪存存储器和NAND闪存存储器。可以由闪存存储器执行各种操作，例如，读取、编程(写入)和擦除，以将每个存储器单元的阈值电压改变为期望电平。对于NAND闪存存储器，可以在块级执行擦除操作，并且可以在页级执行编程操作或读取操作。

发明内容

在一个方面中，一种电路包括：包括多个部分的页缓冲器、耦合到页缓冲器的多个部分的时钟路径、以及耦合到页缓冲器的时钟电平设置模块。部分中的每一个被配置为顺序地接收时钟信号，并且响应于接收到对应的时钟信号而顺序地返回时钟返回信号。时钟路径被配置为合并多个时钟返回信号。时钟电平设置模块被配置为基于多个时钟信号中的第一时钟信号中的周期的数量来设置多个时钟返回信号中的第一时钟返回信号的起始电平。第一时钟返回信号对应于第一时钟信号。

在另一方面中，一种系统包括存储器器件，存储器器件包括被配置为存储数据的存储器单元阵列，以及耦合到存储器单元阵列并且被配置为对存储器单元阵列执行读取操作以读取存储的数据的外围电路。外围电路包括：包括多个部分的页缓冲器、耦合到页缓冲器的多个部分的时钟路径、以及耦合到页缓冲器的时钟电平设置模块。部分中的每一个被配置为顺序地接收时钟信号，并且响应于接收到对应的时钟信号而顺序地返回时钟返回信号。时钟路径被配置为合并多个时钟返回信号。时钟电平设置模块被配置为基于多个时钟信号中的第一时钟信号中的周期的数量来设置多个时钟返回信号中的第一时钟返回信号的起始电平。第一时钟返回信号对应于第一时钟信号。

在又一方面中，一种存储器器件包括被配置为存储数据的存储器单元阵列，以及耦合到存储器单元阵列并且被配置为对存储器单元阵列执行读取操作以读取存储的数据的外围电路。外围电路包括：包括多个部分的页缓冲器、耦合到页缓冲器的多个部分的时钟路径、以及耦合到页缓冲器的时钟电平设置模块。部分中的每一个被配置为顺序地接收时钟信号，并且响应于接收到对应的时钟信号而顺序地返回时钟返回信号。时钟路径被配置为合并多个时钟返回信号。时钟电平设置模块被配置为基于多个时钟信号中的第一时钟信号中的周期的数量来设置多个时钟返回信号中的第一时钟返回信号的起始电平。第一时钟返回信号对应于第一时钟信号。

在再一方面中，公开了一种用于操作存储器器件的方法。存储器器件包括页缓冲器。接收读取指令。获得读取指令中的页缓冲器的地址。基于地址确定第一时钟信号中的周期的数量的奇偶性。第一时钟信号由页缓冲器的第一部分接收。基于奇偶性设置第一时钟返回信号的起始电平。第一时钟返回信号由页缓冲器的第一部分响应于接收到第一时钟信号而返回。

附图说明

并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与描述一起进一步用于解释本公开并且使相关领域的技术人员能够制成和使用本公开。

图1示出了根据本公开的一些方面的具有存储器器件的示例性系统的块图。

图2A示出了根据本公开的一些方面的具有存储器器件的示例性存储器卡的示图。

图2B示出了根据本公开的一些方面的具有存储器器件的示例性固态驱动器(SSD)的示图。

图3示出了根据本公开的一些方面的包括外围电路的示例性存储器器件的示意图。

图4示出了根据本公开的一些方面的包括NAND存储器串的示例性存储器单元阵列的截面的侧视图。