[发明专利]三维存储器件及其形成方法

权利要求书

1.一种三维(3D)存储器件，包括：

堆叠结构，所述堆叠结构包括交替的导电层和电介质层；

掺杂的半导体层；以及

沟道结构，所述沟道结构延伸穿过所述堆叠结构并且与所述掺杂的半导体层接触，所述沟道结构沿第一方向包括复合电介质膜和半导体沟道，其中，所述复合电介质膜沿与所述第一方向垂直的第二方向包括栅极电介质部分和存储部分，并且所述栅极电介质部分的一部分沿所述第一方向面对所述导电层中的最接近所述掺杂的半导体层的一个导电层。

2.根据权利要求1所述的3D存储器件，其中，

所述复合电介质膜的所述存储部分包括沿所述第一方向堆叠的阻隔层、存储层和隧穿层；并且

所述复合电介质膜的所述栅极电介质部分包括第一栅极电介质层、第二栅极电介质层和第三栅极电介质层。

3.根据权利要求2所述的3D存储器件，其中，

所述阻隔层和所述第一栅极电介质层包括相同的电介质材料；

所述隧穿层和所述第三栅极电介质层包括相同的电介质材料；并且

所述存储层和所述第二栅极电介质层包括不同的电介质材料。

4.根据权利要求2所述的3D存储器件，其中，所述存储层包括氮化硅。

5.根据权利要求3或4所述的3D存储器件，其中，所述阻隔层、所述隧穿层、以及所述第一栅极电介质层和所述第三栅极电介质层中的每个包括氧化硅。

6.根据权利要求2所述的3D存储器件，其中，所述第一电介质层、所述第二电介质层和所述第三电介质层包括相同的电介质材料。

7.根据权利要求1-6中的任一项所述的3D存储器件，其中，所述导电层中的一个包括源选择栅极线。

8.根据权利要求1-7中的任一项所述的3D存储器件，其中，

所述半导体沟道包括掺杂部分；并且

所述掺杂部分的一部分沿所述第一方向面对所述导电层中的最接近所述掺杂的半导体层的一个导电层。

9.根据权利要求8所述的3D存储器件，其中，所述半导体沟道的所述掺杂部分和所述掺杂的半导体层均包括N型掺杂的多晶硅。

10.根据权利要求1-9中的任一项所述的3D存储器件，还包括在所述堆叠结构和所述掺杂的半导体层之间的填充层。

11.根据权利要求10所述的3D存储器件，其中，所述掺杂的半导体层包括板和从所述板延伸到所述填充层中并且与所述半导体沟道接触的插塞。

12.根据权利要求1-11中的任一项所述的3D存储器件，其中，所述掺杂的半导体层被配置为在执行擦除操作时生成栅致漏极泄漏(GIDL)辅助体偏置。

13.根据权利要求1-12中的任一项所述的3D存储器件，其中，所述复合电介质膜沿所述第一方向径向围绕所述半导体沟道。

14.一种三维(3D)存储器件，包括：

堆叠结构，所述堆叠结构包括交替的导电层和电介质层，其中，所述导电层包括一条或多条源选择栅极线以及多条字线；以及

沟道结构，所述沟道结构延伸穿过所述堆叠结构，所述沟道结构沿第一方向包括复合电介质膜和半导体沟道，其中，

所述复合电介质膜沿与所述第一方向垂直的第二方向包括栅极电介质部分和存储部分，所述栅极电介质部分的一部分沿所述第一方向面对所述一条或多条源选择栅极线；并且

所述半导体沟道包括掺杂部分，所述掺杂部分的一部分沿所述第一方向面对所述一条或多条源选择栅极线。

15.根据权利要求14所述的3D存储器件，其中，所述复合电介质膜沿所述第一方向径向围绕所述半导体沟道。