[发明专利]具有降低的干扰的三维存储器器件编程

权利要求书

1.一种三维(3D)存储器器件，包括：

第一组存储器层、在所述第一组存储器层上方的第二组存储器层、以及在所述第一存储器层与所述第二存储器层之间的第一虚设存储器层；

多个NAND存储器串，所述多个NAND存储器串均延伸穿过所述第一组存储器层、所述第二组存储器层和所述第一虚设存储器层，所述NAND存储器串中的每一个包括在所述第二组存储器层上方的漏极选择栅极(DSG)；以及

外围电路，所述外围电路被配置为循序地对所述第一组存储器层中的每一个存储器层进行编程，并且然后循序地对所述第二组存储器层中的所述存储器层中的每一个进行编程，

其中，所述外围电路包括：

DSG驱动电路，所述DSG驱动电路被配置为在预充电周期期间，将第一预充电电压施加到所述NAND存储器串中的至少一个的所述DSG，并且所述DSG驱动电路被配置为在编程周期期间，将取消选择电压施加到所述NAND存储器串中的所述至少一个的所述DSG，以取消选择所述NAND存储器串中的所述至少一个；以及

字线(WL)驱动电路，在对所述第一组存储器层中的一个进行编程时，所述WL驱动电路被配置为在所述预充电周期期间，将第二预充电电压施加到所述第一虚设存储器层，所述第二预充电电压与所述第一预充电电压重叠，并且在所述第一预充电电压之前坡降，并且所述WL驱动电路被配置为在所述编程周期期间，将第一沟道通过电压施加到所述第一虚设存储器层。

2.根据权利要求1所述的3D存储器器件，还包括在所述第二组存储器层与所述DSG之间的第二虚设存储器层，其中，所述WL驱动电路还被配置为：

在所述预充电周期期间，将第三预充电电压施加到所述第二虚设存储器层，所述第三预充电电压与所述第一预充电电压和所述第二预充电电压重叠。

3.根据权利要求2所述的3D存储器器件，其中，在所述预充电周期期间，所述第三预充电电压在所述第一预充电电压之前坡降。

4.根据权利要求3所述的3D存储器器件，其中，所述第三预充电电压和所述第二预充电电压具有相同的持续时间。

5.根据权利要求1-3中的任一项所述的3D存储器器件，其中，所述WL驱动电路还被配置为在所述编程周期期间，将第一编程电压施加到所述第一组存储器层中的所述一个。

6.根据权利要求4所述的3D存储器器件，其中，所述WL驱动电路还被配置为在所述预充电周期期间，将第四预充电电压施加到所述第一组存储器层中的所述一个，所述第四预充电电压小于或者等于0V。

7.根据权利要求1所述的3D存储器器件，其中，所述第一组存储器层中的所述一个排除所述第一组存储器层中的与所述第一虚设存储器层直接相邻的存储器层。

8.根据权利要求2所述的3D存储器器件，其中，在对所述第二组存储器层中的一个进行编程时，所述WL驱动电路还被配置为：

在与所述第二组存储器层中的所述一个相关联的预充电周期期间，将第五预充电电压施加到所述第二虚设存储器层，所述第五预充电电压与所述第一预充电电压重叠。

9.根据权利要求8所述的3D存储器器件，其中，所述第五预充电电压在所述第一预充电电压之前坡降。

10.根据权利要求9所述的3D存储器器件，其中，在对所述第二组存储器层中的所述一个进行编程时，所述WL驱动电路还被配置为在与所述第二组存储器层中的所述一个相关联的编程周期期间，将第二编程电压施加到所述第二组存储器层中的所述一个，并且所述WL驱动电路被配置为将第二沟道通过电压施加到所述第一虚设存储器层。

11.根据权利要求8-10中的任一项所述的3D存储器器件，其中，在对所述第二组存储器层中的一个进行编程时，所述WL驱动电路还被配置为：

在所述预充电周期期间，将第六预充电电压施加到所述第一虚设存储器层，所述第六预充电电压小于或者等于0V。