[实用新型]半导体电路和电子产品

说明书

本实用新型公开一种半导体电路和电子产品，其中，所述半导体电路包括：电路基板；绝缘层，设置于所述电路基板的表面；电路布线层，设于所述绝缘层的表面；多个电路元件，设于所述电路布线层的表面；多个引脚，与所述电路布线层电性连接；密封层，密封层包裹于所述电路元件和所述电路基板，所述引脚的一端从所述密封层的一侧露出；连接层，所述连接层连接于所述密封层的端部，所述连接层设有装配孔，以供紧固件插设，所述连接层的厚度小于所述密封层的厚度，且所述连接层与所述密封层围合形成有避让空间，以容纳紧固件。本实用新型技术方案降低了半导体电路封装材料的使用量，同时保证了半导体电路的稳定性和可靠性。

技术领域

本实用新型涉及电子器件技术领域，特别涉及一种半导体电路和电子产品。

背景技术

半导体电路即模块化智能功率系统MIPS(Module Intelligent Power System)，是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路表面通常包括封装层，封装层具有外观面，用于包裹半导体电路的电路元件，电路基板等，以起到保护作用。半导体电路的功率较大，需要连接散热器时，通常在封装层和散热器上分别开设装配孔，然后可以使用紧固件依次旋入封装层和散热器的装配孔，将半导体电路和散热器紧固连接在一起。

现有的半导体电路，由于封装层的设计过于简单，安装紧固件后，紧固件的螺帽会凸出于半导体电路，使得螺帽容易与外部物件发生相互干扰，影响半导体电路的稳定性和可靠性，且不利于降低封装层的材料用量，从而不利于节约半导体电路的制作成本。

实用新型内容

本实用新型的主要目的是提供一种半导体电路，旨在使得紧固件的螺帽能收纳于半导体电路，以避免螺帽与外部物件发生互相干扰，以保证半导体电路的稳定性和可靠性。

为实现上述目的，本实用新型提出的半导体电路，包括：

电路基板；

绝缘层，设置于所述电路基板的表面；

电路布线层，设于所述绝缘层背离所述电路基板的表面；

多个电路元件，设于所述电路布线层背离所述绝缘层的表面；

多个引脚，多个所述引脚设于所述电路基板的一侧，且与所述电路布线层电性连接；

密封层，所述密封层包裹于所述电路元件和所述电路基板，所述引脚的一端从所述密封层的一侧露出；

连接层，所述连接层连接于所述密封层的端部，所述连接层设有装配孔，以供紧固件插设，所述连接层的厚度小于所述密封层的厚度，且所述连接层与所述密封层围合形成有避让空间，以容纳紧固件。

可选地，所述连接层包括第一连接层和第二连接层，所述第一连接层和第二连接层分别连接于所述密封层的两对两端，所述第一连接层和第二连接层分别设有所述装配孔。

可选地，所述密封层的底面与所述连接层的底面平齐，所述密封层的顶面凸出于所述连接层的顶面。

可选地，所述密封层的顶面与底面之间的间距为L1，所述连接层的顶面与底面之间的间距为L2，所述L1与L2的比值为2:1-2.5:1。

可选地，所述半导体电路还包括键合线，所述键合线设于任意两个所述电路元件之间，和/或设于所述电路元件与所述电路布线层之间，所述密封层包裹所述键合线，且所述密封层的顶面与所述键合线的顶部之间的间距L3为0.4mm-0.6mm。

可选地，所述密封层与所述连接层一体成型。

可选地，所述密封层包括主体段和过渡段，所述过渡段连接所述主体段和所述连接层，所述过渡段的厚度小于所述主体段的厚度，且大于所述连接层的厚度。

可选地，所述主体段的端面包括倾斜面，所述倾斜面自所述主体段的顶部延伸至所述过渡段的顶部。