[实用新型]半导体电路和电子产品

权利要求书

1.一种半导体电路，其特征在于，包括：

电路基板；

绝缘层，设置于所述电路基板的表面；

电路布线层，设于所述绝缘层背离所述电路基板的表面；

多个电路元件，设于所述电路布线层背离所述绝缘层的表面；

多个引脚，多个所述引脚设于所述电路基板的一侧，且与所述电路布线层电性连接；

密封层，所述密封层包裹于所述电路元件和所述电路基板，所述引脚的一端从所述密封层的一侧露出；

连接层，所述连接层连接于所述密封层的端部，所述连接层设有装配孔，以供紧固件插设，所述连接层的厚度小于所述密封层的厚度，且所述连接层与所述密封层围合形成有避让空间，以容纳紧固件。

2.如权利要求1所述的半导体电路，其特征在于，所述连接层包括第一连接层和第二连接层，所述第一连接层和第二连接层分别连接于所述密封层的两对两端，所述第一连接层和第二连接层分别设有所述装配孔。

3.如权利要求1所述的半导体电路，其特征在于，所述密封层的底面与所述连接层的底面平齐，所述密封层的顶面凸出于所述连接层的顶面。

4.如权利要求1所述的半导体电路，其特征在于，所述密封层的顶面与底面之间的间距为L1，所述连接层的顶面与底面之间的间距为L2，所述L1与L2的比值为2:1-2.5:1。

5.如权利要求1所述的半导体电路，其特征在于，所述半导体电路还包括键合线，所述键合线设于任意两个所述电路元件之间，和/或设于所述电路元件与所述电路布线层之间，所述密封层包裹所述键合线，且所述密封层的顶面与所述键合线的顶部之间的间距L3为0.4mm-0.6mm。

6.如权利要求1所述的半导体电路，其特征在于，所述密封层与所述连接层一体成型。

7.如权利要求1所述的半导体电路，其特征在于，所述密封层包括主体段和过渡段，所述过渡段连接所述主体段和所述连接层，所述过渡段的厚度小于所述主体段的厚度，且大于所述连接层的厚度。

8.如权利要求7所述的半导体电路，其特征在于，所述主体段的端面包括倾斜面，所述倾斜面自所述主体段的顶部延伸至所述过渡段的顶部。

9.一种电子产品，其特征在于，所述电子产品包括如权利要求1-8中任意一项所述的半导体电路。