[实用新型]一种屏蔽栅半导体功率器件

说明书

本实用新型涉及一种功率半导体结构，尤其是一种屏蔽栅半导体功率器件。本实用新型的屏蔽栅半导体功率器件包括第一导电类型衬底，在所述第一导电类型衬底上方设有第一导电类型外延层，在俯视角度上，第一导电类型外延层表面设有互相平行且均匀分布的第一类沟槽，所述半导体功率器件上至少一处设置有第二类沟槽，第二类沟槽垂直设置在相邻的第一类沟槽之间，所述第二类沟槽的两端均与第一类沟槽相连，第二类沟槽的两端均与第一类沟槽相连或第二类沟槽的一端与第一类沟槽相连，另一端与第一类沟槽不相连。第二类沟槽是人为设置的击穿薄弱点，能够分散短路关断瞬间的电流，防止电流过于集中，从而解决相关技术中短路关断瞬间失效的问题。

技术领域

本实用新型涉及一种功率半导体结构，尤其是一种屏蔽栅半导体功率器件。

背景技术

屏蔽栅金属氧化物半导体场效应晶体管(简称SGT MOSFET)属于深沟槽功率晶体管，当器件发生短路的时候，在器件关断的瞬间，由于寄生电感的存在，器件会经历一个时间极短的非钳位感性开关过程，由于时间极短，器件的电流不会发生转移现象，电流会直接汇聚在击穿薄弱点，直到烧毁。

如图2所示为传统SGT MOSFET的第一类沟槽的俯视示意图，第一类沟槽互相平行且均匀分布，其击穿电压高度一致，如图1所示为SGT MOSFET的边角位置的俯视示意图，终端沟槽环绕第一类沟槽设置，虚线圈出的终端沟槽的拐角的击穿电压低于第一类沟槽的击穿电压，该拐角就是器件的击穿薄弱点，该薄弱点在短路关断的瞬间往往会烧毁。

为了防止SGT MOSFET在短路关断瞬间失效，本实用新型提供了一种新的设计方案。

发明内容

本实用新型的目的在于针对现有技术的不足，提供了一种屏蔽栅半导体功率器件，本实用新型的半导体功率器件包括第一导电类型衬底及设置在其上方的第一导电类型外延层，第一导电类型外延层表面设有互相平行且均匀分布的第一类沟槽，半导体功率器件上至少一处设置有第二类沟槽，第二类沟槽设置在相邻的第一类沟槽之间，并与第一类沟槽垂直设置，第二类沟槽是人为设置的击穿薄弱点，能够分散短路关断瞬间的电流，防止电流过于集中，从而解决相关技术中短路关断瞬间失效的问题。

为实现以上技术目的，本实用新型的技术方案是：一种屏蔽栅半导体功率器件，包括第一导电类型衬底及设置在其上方的第一导电类型外延层，在俯视角度上，所述第一导电类型外延层表面设有互相平行且均匀分布的第一类沟槽，位于相邻第一类沟槽之间的第一导电类型外延层表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区，所述第一类沟槽穿透第二导电类型体区进入第一导电类型外延层内，所述第一类沟槽的下半段设有第一类导电多晶硅，上半段设有第二类导电多晶硅，所述第一类导电多晶硅与第二类导电多晶硅通过第一类绝缘介质绝缘，所述第一类导电多晶硅通过场氧层与第一导电类型外延层绝缘，所述第二类导电多晶硅通过栅氧层与第一导电类型外延层绝缘，在第一类沟槽与第一导电类型源区的上方设有第二类绝缘介质，在所述第二类绝缘介质的上方设有源极金属，所述源极金属通过通孔与第一导电类型源区、第二导电类型体区欧姆接触，所述半导体功率器件上至少一处设置有第二类沟槽，所述第二类沟槽设置在相邻的第一类沟槽之间，并与所述第一类沟槽垂直设置，所述第二类沟槽的两端均与第一类沟槽相连。

进一步地，所述第二类沟槽的一端与第一类沟槽相连，另一端与第一类沟槽不相连。

进一步地，在所述通孔靠近第二类沟槽的端点处不设置第一导电类型源区。

进一步地，所述第二类沟槽穿透第二导电类型体区进入第一导电类型外延层内，在所述第二类沟槽的下半段设有第一类导电多晶硅，上半段设有第二类导电多晶硅，所述第一类导电多晶硅与第二类导电多晶硅通过第一类绝缘介质绝缘，所述第一类导电多晶硅通过场氧层与第一导电类型外延层绝缘，所述第二类导电多晶硅通过栅氧层与第一导电类型外延层绝缘，在所述第二类沟槽与第二导电类型体区的上方设有第二类绝缘介质，在所述第二类绝缘介质的上方设有源极金属，所述源极金属通过通孔与第二导电类型体区欧姆接触。