[实用新型]一种高性能SGT MOSFET器件

说明书

本实用新型公开了一种高性能SGT MOSFET器件，其技术方案要点是：包括MOSFET器件体，所述MOSFET器件体虚拟分割成Cell区域和Ring区域，所述MOSFET器件体的底部设有N⁺衬底层，所述N⁺衬底层的上部设有epi1层，所述epi1层的上部设有epi2层，所述epi2层的顶部注入形成P型杂质B+层，所述P型杂质B+层的顶部设有介质淀积层，所述介质淀积层的顶部设有金属层，所述Cell区域和所述Ring区域分别开设有沟槽，所述沟槽的底部穿透所述epi1层处于所述epi2层的内部；本实用新型尽可能降低衬底反扩，从而获得更好的RSP，以60V器件为例，RSP达到13.8mohm.mm2，相比普通trench工艺RSP性能提升50％，实际流片数据显示RSP性能优于现有同类产品，分离栅特殊的结构又使开关性能提升50％以上。

技术领域

本实用新型涉及MOSFET器件领域，特别涉及一种高性能SGT MOSFET 器件。

背景技术

采用SGT技术制造的MOSFET属于前沿的功率器件技术，主要应用于中低压(250V)领域，具有极低的导通损耗和极低的开关损耗，并能在较小的封装中提供更高的电流密度，从而更节省空间更高效率，在快充，电动车，汽车电子，5G，光伏，物联网和智能电子化等中高端应用中越来越广泛。

参照现有公开号为CN111211174A的中国专利，其公开了一种 SGT-MOSFET半导体器件，属于半导体技术领域，其结构包括N型重掺杂半导体衬底和位于N型重掺杂半导体衬底上表面的N型半导体漂移区；N型半导体漂移区的上表面设有P型区，P型区上表面设有N型重掺杂半导体源区， N型重掺杂半导体源区设有贯穿P型区并延伸至N型半导体漂移区中的控制栅；N型重掺杂半导体源区设有贯穿P型区并延伸至N型半导体漂移区中的屏蔽栅；控制栅设置有至少一个，屏蔽栅设置有至少两个，控制栅设置在相临的两个屏蔽栅之间。

上述的这种SGT-MOSFET半导体器件利用分裂栅和浮置P阱技术极大改善了沟槽栅器件性能。本发明的浮置P阱配置、以及N-漂移区的配置具有优化的电场分布结构，提高器件耐压，降低导通电阻，从而降低驱动损耗和开关损耗。但是上述的这种SGT-MOSFET半导体器件依旧存在着一些缺点，如：现有技术尽管采用高密度Trench结构，并且尽量降低衬底反扩最大可能优化RSP到28mohm.mm2左右，但该RSP仍然偏高。

实用新型内容

针对背景技术中提到的问题，本实用新型的目的是提供一种高性能SGT MOSFET器件，以解决背景技术中提到的问题。

本实用新型的上述技术目的是通过以下技术方案得以实现的：

一种高性能SGT MOSFET器件，包括MOSFET器件体，所述MOSFET器件体虚拟分割成Cell区域和Ring区域，所述MOSFET器件体的底部设有N⁺衬底层，所述N⁺衬底层的上部设有epi1层，所述epi1层的上部设有epi2层，所述epi2层的顶部注入形成P型杂质B+层，所述P型杂质B+层的顶部设有介质淀积层，所述介质淀积层的顶部设有金属层，所述Cell区域和所述 Ring区域分别开设有沟槽，所述沟槽的底部穿透所述epi1层处于所述epi2 层的内部，所述沟槽的内壁设有淀积氧化层，所述Cell区域内的所述沟槽的内部设有第一多晶硅和第四多晶硅，所述Ring区域内的所述沟槽内分别设有第二多晶硅和第三多晶硅。