[实用新型]单相三相漏电自检测试和保护一体电路

权利要求书

1.单相三相漏电自检测试和保护一体电路，包括第一相(1)、第二相(2)、第三相(3)，其特征在于：所述第一相(1)的一端与第二二极管(5)的一端串联，所述第二二极管(5)的另一端与第四二极管(7)的一端串联，所述第四二极管(7)的另一端与第六二极管(9)的一端串联，所述第六二极管(9)的另一端与第八二极管(11)的一端串联，所述第二相(2)的一端与第一二极管(4)的一端串联，所述第一二极管(4)的另一端与第三二极管(6)的一端串联，所述第三二极管(6)的另一端与第五二极管(8)的一端串联，所述第五二极管(8)的另一端与第七二极管(10)的一端串联，所述第三相(3)的一端与第九二极管(12)的一端串联，所述第九二极管(12)的另一端与第十二极管(13)的一端串联，所述第十二极管(13)的另一端与第十一二极管(14)的一端串联，所述第十一二极管(14)的另一端与第十二二极管(15)的一端串联，所述第十二二极管(15)的另一端与第一电阻(16)的一端串联，所述第十二二极管(15)的另一端与第七二极管(10)的另一端串联，所述第七二极管(10)的另一端与第八二极管(11)的另一端串联，所述第一电阻(16)的另一端与第二电阻(17)的一端串联，所述第二电阻(17)的另一端与第一电容(18)的一端串联，所述第一电容(18)的另一端分别与第一瞬态抑制二极管(20)的一端、第三接口(23)的一端、第二电容(24)的一端、第三电阻(25)的一端并联，所述第一电容(18)的另一端与第一零线(26)的一端串联，所述第一零线(26)的一端分别与第一瞬态抑制二极管(20)的一端、第三接口(23)的一端、第二电容(24)的一端、第三电阻(25)的一端串联，所述第二电阻(17)的一端与第四电阻(29)的一端并联，所述第四电阻(29)的另一端与第一可控硅(21)的一端串联，所述第四电阻(29)的另一端与第一接口(19)的一端并联，所述第一可控硅(21)的一端与第一瞬态抑制二极管(20)的另一端串联，所述第一可控硅(21)的另一端与第二接口(22)的一端串联，所述第一可控硅(21)的触发控制引脚分别与第二电容(24)的另一端、第三电阻(25)的另一端、第十三二极管(27)的一端串联，所述第十三二极管(27)的另一端与漏电自检器(28)的一端串联。

2.根据权利要求1所述的单相三相漏电自检测试和保护一体电路，其特征在于：所述第一电阻(16)的另一端与第十四二极管(32)的一端串联，所述第十四二极管(32)的一端与第四接口(30)的一端并联，所述第十四二极管(32)的另一端与第二可控硅(33)的一端串联，所述第十四二极管(32)的另一端与第五接口(31)并联，所述第二可控硅(33)的一端与第二瞬态抑制二极管(39)的一端并联，所述第二可控硅(33)的另一端与第二零线(36)串联，所述第二瞬态抑制二极管(39)的另一端与第二零线(36)的一端串联，所述第二零线(36)的一端分别与第三电容(34)的一端、第五电阻(35)的一端并联，所述第二可控硅(33)的触发控制引脚与第十五二极管(37)的一端串联，所述第十五二极管(37)的一端分别于第三电容(34)的另一端、第五电阻(35)的另一端并联，所述第十五二极管(37)的另一端与脱扣器(38)串联。

3.根据权利要求1-2任一所述的单相三相漏电自检测试和保护一体电路，其特征在于：所述第四接口(30)、第五接口(31)为脱扣线圈接口，所述第一接口(19)为漏电测试按钮接口，所述第二接口(22)、第三接口(23)为漏电自检接口。

4.根据权利要求3所述的单相三相漏电自检测试和保护一体电路，其特征在于：所述第十五二极管(37)、第十三二极管(27)为保护二极管。

5.根据权利要求4所述的单相三相漏电自检测试和保护一体电路，其特征在于：所述第二瞬态抑制二极管(39)、第一瞬态抑制二极管(20)为第二可控硅(33)、第一可控硅(21)的保护电路。

6.根据权利要求5所述的单相三相漏电自检测试和保护一体电路，其特征在于：所述第二电阻(17)与第一电容(18)为吸收电路，第一电阻(16)为功率绕线电阻。

7.根据权利要求2所述的单相三相漏电自检测试和保护一体电路，其特征在于：所述第十四二极管(32)为续流二极管。