[实用新型]一种新型内存模组

说明书

本实用新型涉及内存模组技术领域，公开了一种新型内存模组，其包括：内存芯片模块、双路驱动单元和电路板，内存芯片模块和双路驱动单元均连接在电路板上；内存芯片模块为八个或十六个内存芯片单元，内存芯片单元包括第一内存芯片和第二内存芯片，双路驱动单元的输入端连接电路板上的电源，双路驱动单元的输出端并联连接第一内存芯片的BG1端子和第二内存芯片的BG1端子，双路驱动单元的输出端用于提供第一内存芯片的BG1端子和第二内存芯片的BG1端子的高电平或低电平，第一内存芯片的BG0端子和第二内存芯片的BG0端子共接。采用固定电路的双路驱动单元，通过对应的二极管和三极管的导通或截止，实现提供内存芯片所需的高电平或低电平，降低内存芯片的成本。

技术领域

本实用新型涉及内存芯片模组技术领域，具体涉及一种新型内存模组。

背景技术

随着电子产品的迅速发展，许多电子产品需要应用到内存芯片进行存储数据信息。将内存模组合理安排在PCB电路板上，以达到内存模组的存储数据功能。目前，在内存模组生产测试过程中，不可避免的会出现部分不良芯片，这些不良芯片会出现不良缺陷地址范围，这些不良芯片由于出现一定缺陷，不能实现全部功能，往往会被丢弃，导致芯片的浪费。若将不良的内存芯片加以组合，重新利用，可以降低内存模组的成本。在组合不良的内存芯片时，也需要统一的PCB电路板，这样会节省制造电路板的成本。

因此，针对以上问题点，现有的内存芯片模组有待进一步改进，以将不良内存芯片实现再次利用。

实用新型内容

本实用新型的目的是为了克服不良芯片浪费的问题，对正常测试过程中出现的不良缺陷地址范围的内存芯片，通过第一内存芯片和第二内存芯片的拼接电路技术，将不良的内存芯片重新结合之后，合理安排在电路板上，可以获得拼接后的内存模组；具体地，采用具有不良的内存芯片的BG1端子连接双路驱动单元的输出端，双路驱动单元可以提供给内存芯片的BG1端子高电平或者低电平，实现内存芯片的组合；采用第一内存芯片的BG0端子连接第二内存芯片的BG0端子，第一内存芯片的BG1端子连接第二内存芯片的BG1端子，再通过双路驱动单元的输出高电平或者低电平，可以有效地实现内存芯片的组合，将不良内存芯片重新加以利用。

本实用新型的技术方案具体如下：

一种新型内存模组，内存芯片模块、双路驱动单元和电路板，所述内存芯片模块和双路驱动单元均连接在电路板上；所述内存芯片模块为八个或十六个内存芯片单元，所述内存芯片单元包括第一内存芯片和第二内存芯片，所述第一内存芯片和/或所述第二内存芯片为不良缺陷地址的内存芯片，所述第一内存芯片和所述第二内存芯片均设有BG0端子和BG1端子，且所述第一内存芯片和所述第二内存芯片均设有BG0区域和BG1区域；所述第一内存芯片的BG0端子连接所述第二内存芯片的BG0端子，所述第一内存芯片的BG1端子连接所述第二内存芯片的BG1端子；所述双路驱动单元设有两个输入端子，所述双路驱动单元的第一输入端连接电路板上的电源的正极，所述双路驱动单元的第二输入端连接电路板上的电源的负极，所述双路驱动单元设有两个输出端子，所述双路驱动单元的第一输出端和第二输出端均并联连接所述第一内存芯片的BG1端子和第二内存芯片的BG1端子，以共同为所述第一内存芯片的BG1端子和第二内存芯片的BG1端子提供高电平或者低电平；其中，所述双路驱动单元的第一输出端与第二输出端不同时输出高电平或者低电平。