[实用新型]引线框架及封装结构

说明书

本实用新型公开了一种引线框架及封装结构，该引线框架包括：基岛、多个第一引脚和多个第二引脚；基岛用于贴装芯片；多个第二引脚中的每个第二引脚均与基岛分离，且多个第二引脚与芯片的对应引出端之间通过键合线连接，其中，多个第二引脚中的至少部分第二引脚靠近基岛的一端在横向上延伸至相邻引脚的缺口区域内。本实用新型可以在不增加传统封装结构体积的基础上，降低流过大电流的引脚的打线阻抗，增加引线框架的功能引脚数量，并提高散热性能。

技术领域

本实用新型涉及半导体封装领域，具体涉及一种引线框架及封装结构。

背景技术

半导体器件封装事业担负着国内振兴半导体行业的重任。芯片封装是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术，是整个集成电路制造过程中重要一环。芯片封装起到安放、固定、密封、保护芯片和增强散热性能的作用，可以隔绝外界污染及外力对芯片的破坏。目前国内的封装形式多种多样，例如有SOP(Small Outline Package，小尺寸封装)、ESOP(Exposed-Pad Small Outline Package，裸露焊盘的小外形封装)、DFN(dualflat No-lead，双列扁平无引脚封装)、PDFN(Power Dual Flat No-lead，双列扁平无引脚功率封装)、DIP(Dual In-line Package，双列直插式封装)、QFN(Quad Fiat Nolead，方形扁平无引脚封装)、SOT(Small Outline Transistor，小外形晶体管封装)等封装技术。其中，SOP与ESOP都属于小外形封装，封装效率高、封装体积小、成本低。

对于普通的ESOP封装，以8引脚的为例(以下简称ESOP8)，如图1所示，其引线框架10包括基岛101和8个引脚102。引脚5～8(包括引脚5、引脚6、引脚7和引脚8)均与基岛101分离。在图1所示出的引线框架10的基础上，若要实现引脚5～8与基岛101之间的连接，需要在基岛101与引脚5～8之间设置键合线103(或其它连接形式)，但新增的键合线103会增加阻抗。且当引脚5～8需要流过大电流时，还需增加其与基岛101之间键合线103的数量，不仅增加键合工序和成本，还会增加额外的损耗。此外，ESOP8的引线框架10中，引脚1～4(包括引脚1、引脚2、引脚3和引脚4)的宽度较窄，使得引脚1～4中每个引脚所能承受的键合线103的数量较少，进而，为实现较小的键合线阻抗，必须将多个引脚设置为相同功能的引脚来增加键合线103的数量，但这会减少引线框架10的功能引脚的数量，某些情况下可能会出现引脚不够用的情况。

对于普通的SOP封装，以8引脚的为例(以下简称SOP8)，如图2所示，其引线框架20包括基岛201和8个引脚。其中，引脚1～4(包括引脚1、引脚2、引脚3和引脚4)为功能引脚，且引脚1～4的宽度较窄，使得引脚1～4中每个引脚所能承受的键合线204的数量较少，进而，为实现较小的键合线阻抗，必须将多个引脚设置为相同功能的引脚来增加键合线204的数量，但这会减少引线框架20中功能引脚的数量，某些情况下可能会出现引脚不够用的情况。而引脚5～8(包括引脚5、引脚6、引脚7和引脚8)为散热引脚，且引脚5～8均与基岛201直接连接，无法作为功能引脚使用，导致出现引脚不够用的情况。

也即是说，无论是ESOP8封装和SOP8封装，都很难达到同时满足散热、功能引脚数量、键合线阻抗的要求。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种引线框架及封装结构，可以在不增加传统封装结构体积的基础上，降低流过大电流的引脚的打线阻抗，同时增加引线框架的功能引脚数量，并提高散热性能。

根据本公开第一方面，提供了一种引线框架，包括：基岛、多个第一引脚和多个第二引脚；

所述基岛用于贴装芯片；

所述多个第二引脚中的每个所述第二引脚均与所述基岛分离，且所述多个第二引脚与所述芯片的对应引出端之间通过键合线连接，