[实用新型]多芯片并联的氮化镓模块

说明书

本实用新型公开了多芯片并联的氮化镓模块，涉及半导体的技术领域，旨在提高功率模块的性能和工作稳定性。其技术方案要点是包括导热底板和基板，基板上设置有若干个氮化镓芯片、用于连接的键合线、信号端子和功率端子，第一功率回路的氮化镓芯片SW1和氮化镓芯片SW3的对应信号端子位于第一功率回路和第二功率回路之间，第二功率回路的氮化镓芯片SW2和氮化镓芯片SW4的对应信号端子位于第二功率回路远离第一功率回路的一侧，氮化镓芯片通过键合线和基板连接至信号端子和功率端子。本实用新型通过优化布局减小模块电流回路电感和互感，达到了提高模块性能的效果。

技术领域

本实用新型涉及半导体的技术领域，尤其是涉及一种多芯片并联的氮化镓模块。

背景技术

相比于传统的半导体材料，氮化镓作为第三代半导体材料，在性能、效率、能耗、尺寸等多方面比市场主流的硅功率器件均有显著的提升，在制作大功率模块方面有着得天独厚的优势，氮化镓高功率半导体器件具有低导通损耗、高电流密度等特点。

随着电力电子系统电压电流等级越来越高，具有高功率密度、高可靠性多芯片功率模块应运而生。相比于单芯片的功率模块，多芯片并联的氮化镓功率模块在可靠性，功率密度以及开关频率等方面有着很大的提升。因此，降低多氮化镓芯片并联的功率模块的寄生电感势在必行。

图1为现有技术涉及的氮化镓三相全桥电路模块中单相的结构布局图，左边两个氮化镓芯片SW1和SW2纵向并列排列组成单相的上管芯片组，右边的两个氮化镓芯片SW3和SW4纵向并列排列组成单相的下管芯片组；上管芯片组的漏极通过键合线和陶瓷覆铜基板与正极端子相连，源极通过键合线和陶瓷覆铜基板与输出端子相连；下管芯片组的漏极通过键合线和陶瓷覆铜基板与输出端子相连，源极通过键合线和陶瓷覆铜基板与负极端子相连，SW1、SW2、SW3和SW4芯片栅极均朝右，模块的信号端子均布置在芯片栅极朝向的方向。若SW1与SW3为一个回路，SW2与SW4为一个回路，SW1与SW3之间、SW2与SW4之间隔有信号端子，导致回路电感较大。因此，如何对现有布局进行改进以减小回路电感，成为提高模块性能和工作稳定性研究的一个方向。

实用新型内容

本实用新型的目的是提供一种多芯片并联的氮化镓模块，其具有减小模块电流回路电感和互感，提高模块性能的效果。

本实用新型的上述实用新型目的是通过以下技术方案得以实现的：

一种多芯片并联的氮化镓模块，包括导热底板和基板，所述基板上设置有若干个氮化镓芯片、用于连接的键合线、信号端子和功率端子，所述氮化镓模块包括有第一功率回路和第二功率回路，所述第一功率回路包括有相邻设置的氮化镓芯片SW1和氮化镓芯片SW3，所述第二功率回路包括有相邻设置的氮化镓芯片SW2和氮化镓芯片SW4，所述氮化镓芯片SW1和氮化镓芯片SW3的对应信号端子位于第一功率回路和第二功率回路之间，所述氮化镓芯片SW2和氮化镓芯片SW4的对应信号端子位于第二功率回路远离第一功率回路的一侧，所述氮化镓芯片通过键合线和基板连接至信号端子和功率端子。

本实用新型进一步设置为：所述氮化镓芯片栅极连接至信号端子，所述功率端子包括有正极端子、负极端子和输出端子，所述正极端子和负极端子均包括有两个引脚；所述正极端子分两个引脚引入氮化镓芯片SW1和氮化镓芯片SW2的漏极，所述氮化镓芯片SW1和氮化镓芯片SW2的漏极的源极连接至输出端子；所述氮化镓芯片SW3和氮化镓芯片SW4的源极分别通过两个引脚引入负极端子，所述氮化镓芯片SW3和氮化镓芯片SW4的漏极连接至输出端子。

本实用新型进一步设置为：各个所述氮化镓芯片栅极的朝向均相同。

本实用新型进一步设置为：所述基板为氧化锆陶瓷基板。

本实用新型进一步设置为：所述导热底板为铝碳化硅导热底板。

综上所述，本实用新型的有益技术效果为：