[实用新型]ESD防护晶体管

说明书

本实用新型提供了一种ESD防护晶体管，所述ESD防护晶体管包括：衬底、形成于所述衬底上的掩埋介电层、形成于所述掩埋介电层上的表面半导体层；其中，所述表面半导体层中形成有开放数据链路接口晶体管。基于对ESD防护晶体管本身结构设计，增加晶体管本身的防护能力，从而对CMOS器件进行有效的ESD防护，避免因ESD造成CMOS器件的损坏、失效或性能降低的问题。

技术领域

本实用新型涉及静电防护技术领域，特别涉及一种ESD防护晶体管。

背景技术

静电放电(Electro-static discharge，ESD)是绝缘材料中积聚静电的一种电荷释放过程，但这种过程会对集成电路中海量的晶体管、二极管及其他微细结构造成损坏、失效或性能降低。特别是各种CMOS器件，对ESD极其敏感，几十伏、甚至十几伏、几伏的静电电压就能引起各种微细结构熔融、软击穿、硬击穿。因此，ESD防护是整个IC面临的重大课题。

随着IC集成度的不断提高，对ESD防护技术的要求也越加严格，对于如何对CMOS器件进行有效ESD防护，本领域技术人员一直在寻找满足这一需求的解决方法。

实用新型内容

本实用新型的目的在于提供一种ESD防护晶体管，以解决现有技术中 CMOS器件因受ESD影响，导致CMOS器件的损坏、失效或性能降低的问题。

为解决上述技术问题，本实用新型提供一种ESD防护晶体管，所述ESD防护晶体管包括：衬底、形成于所述衬底上的掩埋介电层、形成于所述掩埋介电层上的表面半导体层；其中，所述表面半导体层中形成有开放数据链路接口晶体管。

可选的，在所述的ESD防护晶体管中，所述开放数据链路接口晶体管为第一开放数据链路接口晶体管或第二开放数据链路接口晶体管，所述第一开放数据链路接口晶体管的栅氧化层厚度与所述第二开放数据链路接口晶体管的栅氧化层厚度不同。

可选的，在所述的ESD防护晶体管中，所述第一开放数据链路接口晶体管的栅氧化层厚度为所述第二开放数据链路接口晶体管的栅氧化层厚度为

可选的，在所述的ESD防护晶体管中，所述第一开放数据链路接口晶体管的运行电压为1.2V，所述第二开放数据链路接口晶体管的运行电压为2.5V。

可选的，在所述的ESD防护晶体管中，所述第一开放数据链路接口晶体管的结构为浮体结构。

可选的，在所述的ESD防护晶体管中，所述第二开放数据链路接口晶体管的结构为浮体结构或体接触结构。

可选的，在所述的ESD防护晶体管中，所述第二开放数据链路接口晶体管为T型栅体接触结构。

可选的，在所述的ESD防护晶体管中，所述开放数据链路接口晶体管的失效限值由漏-源间电压的最大值决定。

在本实用新型所提供的ESD防护晶体管中，所述ESD防护晶体管包括：衬底、形成于所述衬底上的掩埋介电层、形成于所述掩埋介电层上的表面半导体层；其中，所述表面半导体层中形成有开放数据链路接口晶体管。基于对ESD 防护晶体管本身结构设计，增加晶体管本身的防护能力，从而对CMOS器件进行有效的ESD防护，避免因ESD造成CMOS器件的损坏、失效或性能降低的问题。

附图说明

通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。

图1是本实用新型一实施例中ESD防护晶体管的示意图；

图2是在脉冲宽度为120ns时，NMOS晶体管的漏-源间电压最大值与浮体、体接触、体效应三种晶体管的栅偏压变化曲线；

图3是在脉冲宽度为120ns时，PMOS晶体管的漏-源间电压最大值与浮体、体接触、体效应三种晶体管的栅偏压变化曲线；