[实用新型]一种肖特基二极管结构

说明书

本实用新型提供了一种肖特基二极管结构，包括第一金属镀层、第二金属镀层、保护层、及衬底片；所述第一金属镀层设置在所述第二金属镀层下，所述第一金属镀层的面积大于所述第二金属镀层的面积，所述第二金属镀层与所述第一金属镀层的边缘位置不接触；所述第一金属镀层设置在所述衬底片上，所述保护层覆盖在所述第一金属镀层的边缘位置处。本实用新型解决了在制备银表面高可靠性肖特基二极管时,由于保护层与第二金属镀层间粘合力不足，保护层会发生脱落的问题。

技术领域

本实用新型涉及半导体功率器件技术领域，具体地，涉及一种肖特基二极管结构。

背景技术

随肖特基二极管应用市场对器件质量的要求提升，提升器件可靠性的性能成为器件制造过程的重要指标，增加表面保护层是提高肖特基二极管可靠性性能的最有效方法。但由于银表面金属镀层的肖特基二极管在表面增加氮化硅(但不限于氮化硅)保护层时，由于银镀层与保护层氮化硅镀层的粘合差，导致保护层氮化硅镀层脱落。因此，解决银表面金属镀层的肖特基二极管保护层脱落就成为了制备银表面高可靠性肖特基二极管研究领域的关键问题。

在铝表面金属镀层器件的可靠性技术中，一项传统的提高器件可靠性技术是在表层金属表面、器件的边缘直接覆盖一层保护层，来隔离器件与外界环境接触实现。然而对于银表面器件而言，直接在表面边缘覆盖保护层存在技术困难，在同等条件下，银的原子密度是铝的几倍，所以导致银镀层金属表面比铝镀层金属表面更光亮，直接在银金属镀层器件边缘覆盖氮化硅(但不限于氮化硅)保护层的粘附性极差，因此直接在器件的边缘覆盖一层保护层效果不理想。

公开号为CN111276534A的专利公开了一种肖特基势垒二极管的钝化结构及其制备方法。本种钝化结构，包括第一金属层、钝化层、第二金属层，第一金属层设置于二极管的势垒层上方并与势垒层接触，钝化层设置于二极管的氧化层上方，钝化层覆盖第一金属层侧面，钝化层还延伸覆盖第一金属层上表面周缘，第二金属层设置于第一金属层上方，第二金属层覆盖第一金属层上表面以及位于第一金属层上方的部分钝化层。本种钝化结构可根据需要灵活调整第一金属层台阶高度，控制金属形貌，防止钝化层形貌异常或开裂等异常；同时能够有效的实现对平面肖特基势垒二极管产品金属与氧化层交界处的保护，增加产品的可靠性和稳定性。上述发明中的第二层金属覆盖在保护层上侧，第二层金属边缘与钝化层粘附不良会出现掀起的情况，且第一层金属与第二层金属分两次沉积，两层金属之间会有粘附性不良以及颗粒污染的问题。

实用新型内容

针对现有技术中的缺陷，本实用新型的目的是提供一种肖特基二极管结构。

根据本实用新型提供的一种肖特基二极管结构，包括第一金属镀层、第二金属镀层、保护层、及衬底片；

所述第一金属镀层设置在所述第二金属镀层下，所述第一金属镀层的面积大于所述第二金属镀层的面积，所述第二金属镀层与所述第一金属镀层的边缘位置不接触；

所述第一金属镀层设置在所述衬底片上，所述保护层覆盖在所述第一金属镀层的边缘位置处。

优选的，所述第一金属镀层的为铝金属镀层。

优选的，所述第一金属镀层的厚度为2.0um±0.5um。

优选的，所述第二金属镀层包括自上而下依次设置的银金属镀层、镍金属镀层和钛金属镀层；

所述钛金属镀层设置在所述第一金属镀层上。

优选的，所述银金属镀层的厚度为2.5um±0.5um，所述镍金属镀层的厚度为0.2um±0.1um，所述钛金属镀层的厚度为0.2um±0.1um。

优选的，所述保护层为氮化硅镀层。

优选的，所述保护层的厚度为0.6um±0.1um。

优选的，所述第二金属镀层采用光刻与刻蚀技术设置所述第一金属镀层上。