[实用新型]三维集成电路及电子设备

说明书

本实用新型涉及三维集成电路及电子设备。所述三维集成电路包括：存储器晶片，所述存储器晶片的金属层设置有多个第一电源线，所述多个第一电源线用于为所述存储器晶片上的电路供电；逻辑晶片，所述逻辑晶片的金属层设置有多个第二电源线，所述多个第二电源线用于为所述存储器晶片上的电路供电；其中所述多个第一电源线中的每一个第一电源线与所述多个第二电源线中的一个相应的第二电源线并联连接。本实用新型还提供了一种电子设备，其中所述电子设备包括所述的三维集成电路。

技术领域

本实用新型涉及存储器领域。具体而言，本实用新型涉及三维集成电路。

背景技术

动态随机存储器(DRAM)的工艺一般提供三层金属层，使得电源布线在高速高容量设计中受到很大的局限。在高速工作时，DRAM的内部电路会消耗很大的电流，有限的电源布线使得内部电源线上的压降过大，恶化了时序电路功能和性能参数。

图1示出了现有技术中DRAM晶片的一个金属层的电源布线的示意图。如图1所示，DRAM晶片具有多个电源管脚(power pad)引入外部电源，并且DRAM晶片的金属层上布置有多个横向和纵向布置的宽窄不一的电源线。图1中的虚线框内的电源线向数百个并行高频信号电路供电，这部分电源线被设置为宽导线。然而，由于DRAM仅有三层金属层的布线限制，虚线框内的电源线往往不足(宽度有限)，使得这些电源线上的电压与电源管脚引入的电源电压相比存在很大的压降，影响电路的时序功能和性能。

因此，亟需解决现有技术中的上述技术问题。

实用新型内容

本实用新型涉及三维集成电路及对应的电子设备。在所述三维集成电路中，利用逻辑工艺芯片上的电源网络来改进存储器阵列芯片上的电源网络的压降，解决了现有技术中存储器阵列芯片电源布线不足的技术问题，使得存储器阵列内的电路可以工作在更高的频率上，并行操作更多的模块，从而具有更好的性能。

根据本实用新型的第一方面，提供了一种三维集成电路，所述三维集成电路包括：

存储器晶片，所述存储器晶片的金属层设置有多个第一电源线，所述多个第一电源线用于为所述存储器晶片上的电路供电；

逻辑晶片，所述逻辑晶片的金属层设置有多个第二电源线，所述多个第二电源线用于为所述存储器晶片上的电路供电；

其中所述多个第一电源线中的每一个第一电源线与所述多个第二电源线中的一个相应的第二电源线并联连接。

根据本实用新型的第二方面，提供了一种电子设备，其中所述电子设备包括根据上述第一方面所述的三维集成电路。

附图说明

为了更好地理解本实用新型且示出如何实施本实用新型，现在将参考附图，在附图中：

图1示出了现有技术中DRAM晶片的一个金属层的电源布线的示意图；以及

图2例示了根据本实用新型的一个实施方案的三维集成电路的电源网络的示意图。

具体实施方式

下面的描述阐述了根据本公开内容的示例实施方案。对于本领域普通技术人员而言，其他示例实施方案和实施方式将是显而易见的。此外，本领域普通技术人员将认识到，可以代替下面所讨论的实施方案或与下面讨论的实施方案相结合地应用多种等同技术，且所有这样的等同物应被认为是本公开内容所涵盖的。

根据本实用新型的第一方面，提供了一种三维集成电路，包括：

存储器晶片，所述存储器晶片的金属层设置有多个第一电源线，所述多个第一电源线用于为所述存储器晶片上的电路供电；

逻辑晶片，所述逻辑晶片的金属层设置有多个第二电源线，所述多个第二电源线用于为所述存储器晶片上的电路供电；