[实用新型]一种多芯片并联功率模块

权利要求书

1.一种多芯片并联功率模块，其特征在于，包括：上功率模块、下功率模块和漏极信号汇集区域；

所述上功率模块包括覆铜陶瓷基板单元、信号汇集区域单元和芯片并联单元；所述下功率模块与所述上功率模块的结构相同；

所述覆铜陶瓷基板单元包括栅极覆铜陶瓷基板、辅助源极覆铜陶瓷基板、漏极覆铜陶瓷基板和源极覆铜陶瓷基板；所述栅极覆铜陶瓷基板、所述辅助源极覆铜陶瓷基板和所述漏极覆铜陶瓷基板均为半环形结构，所述源极覆铜陶瓷基板为圆形结构；所述栅极覆铜陶瓷基板、所述辅助源极覆铜陶瓷基板和所述漏极覆铜陶瓷基板同心且沿径向由外到内依次间隔排布；所述源极覆铜陶瓷基板位于所述漏极覆铜陶瓷基板半包围的区域内且与所述漏极覆铜陶瓷基板间隔；

所述信号汇集区域单元包括栅极信号汇集区域、辅助源极信号汇集区域以及源极信号汇集区域；所述栅极信号汇集区域设在所述栅极覆铜陶瓷基板的覆铜上；所述辅助源极信号汇集区域设在所述辅助源极覆铜陶瓷基板的覆铜上；所述源极信号汇集区域设在所述上源极覆铜陶瓷基板的覆铜上；所述信号汇集区域单元用于连接栅极驱动信号端子、辅助源极驱动信号端子和源极功率信号端子；

所述漏极信号汇集区域设在所述上功率模块的漏极覆铜陶瓷基板的覆铜上；所述漏极信号汇集区域用于连接漏极功率信号端子；

所述芯片并联单元包括位于所述漏极覆铜陶瓷基板上的MOSFET芯片并联组；所述MOSFET芯片并联组包括n个并联且沿周向排布的MOSFET芯片；所述MOSFET芯片并联组的栅极与所述栅极覆铜陶瓷基板连接；所述MOSFET芯片并联组的源极与所述源极覆铜陶瓷基板连接；所述MOSFET芯片并联组的辅助源极与所述辅助源极覆铜陶瓷基板连接；所述MOSFET芯片并联组的漏极设在所述漏极覆铜陶瓷基板的覆铜上；

所述下功率模块中的漏极覆铜陶瓷基板与所述上功率模块中的源极信号汇集区域连接。

2.根据权利要求1所述的一种多芯片并联功率模块，其特征在于，所述漏极信号汇集区域单元包括第一信号汇集子区域和第二信号汇集子区域；

所述第一信号汇集子区域位于所述上功率模块上的一个所述MOSFET芯片的一侧，所述第二信号汇集子区域位于所述MOSFET芯片的另一侧。

3.根据权利要求1所述的一种多芯片并联功率模块，其特征在于，所述芯片并联单元还包括：碳化硅二极管芯片并联组；

所述碳化硅二极管芯片并联组设在所述漏极覆铜陶瓷基板上；所述碳化硅二极管芯片并联组包括n个并联且沿周向排布的碳化硅二极管芯片；所述碳化硅二极管芯片并联组的阳极与所述MOSFET芯片并联组的源极相连接，所述碳化硅二极管芯片并联组的阳极与所述源极覆铜陶瓷基板相连接，所述碳化硅二极管芯片并联组的阴极设在所述漏极覆铜陶瓷基板的覆铜上。

4.根据权利要求1所述的一种多芯片并联功率模块，其特征在于，还包括：信号端子单元；

所述信号端子单元包括栅极驱动信号端子、源极功率信号端子、辅助源极驱动信号端子以及漏极功率信号端子；所述栅极驱动信号端子设在所述栅极信号汇集区域内；所述源极功率信号端子设在所述源极信号汇集区域内；所述辅助源极驱动信号端子设在所述辅助源极信号汇集区域内；所述漏极功率信号端子设在所述漏极信号汇集区域内。

5.根据权利要求4所述的一种多芯片并联功率模块，其特征在于，所述栅极驱动信号端子和所述辅助源极驱动信号端子均为扁平化结构；所述源极功率信号端子为圆柱体结构；所述漏极功率信号端子为扁平化结构。

6.根据权利要求1所述的一种多芯片并联功率模块，其特征在于，所述MOSFET芯片并联组包括5个并联且沿周向均匀排布的MOSFET芯片；相邻两个所述MOSFET芯片之间的夹角为45度。

7.根据权利要求3所述的一种多芯片并联功率模块，其特征在于，所述碳化硅二极管芯片并联组包括5个并联且沿周向均匀排布的碳化硅二极管芯片；相邻两个所述碳化硅二极管芯片之间的夹角为45度。