[实用新型]一种处理器芯片

说明书

本实用新型提供了一种处理器芯片，该处理器芯片包括封装基板。封装基板的第一面设置有四个中央处理器裸片。四个中央处理器裸片呈两排两列的阵列方式分布在封装基板的第一面上。同一排的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连；同一列的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连；呈对角分布的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连。以提高处理器芯片的计算效率。使任意两个中央处理器裸片之间均能够直接通过GMI总线进行数据交互，提高数据交互效率。缩短连接两个中央处理器裸片之间的GMI总线长度，提高数据传输效率，从而提高处理器芯片的计算速度。

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种处理器芯片。

背景技术

随着处理器核数持续增加，处理器裸片的尺寸持续变大，导致良率降低。现有技术主要通过将大尺寸裸片分为相同，或不同的小尺寸的裸片，通过封装完成互联，就能够大幅提高裸片的良率，从而降低成本。另外，大尺寸裸片本质上也受Reticle Size(光照尺寸)的限制，即使不计良率成本，裸片尺寸过大也无法加工。目前高性能计算芯片的裸片之间需要大量数据交互，大量的互联信号亟需通过封装低成本解决，降低计算芯片掩膜的层数。

实用新型内容

本实用新型提供了一种处理器芯片，用于提高处理器芯片的计算效率，同时减小任意两个中央处理裸片之间进行数据传输的延时，提高数据交互效率；同时降低封装处理器芯片过程中所需掩膜的层数，从而降低封装成本。

本实用新型提供了一种处理器芯片，该处理器芯片包括封装基板。该封装基板具有相对的第一面及第二面。在封装基板的第一面上设置有四个中央处理器裸片。其中，四个中央处理器裸片呈两排两列的阵列方式分布在封装基板的第一面上。且在四个中央处理器裸片中，同一排的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI(Global Memory Interconnect，全局内存互连)总线互连；同一列的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连；呈对角分布的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连。

在上述的方案中，通过采用在封装基板上设置四个中央处理器裸片，以提高处理器芯片的计算效率。同时该四个处理器裸片呈两排两列的阵列方式分布，在任意两个中央处理器裸片之间均具有一组GMI总线互连，从而使任意两个中央处理器裸片之间均能够直接通过GMI总线进行数据交互，而无需经过其他的裸片间接数据交互，从而提高数据交互效率。且连接任意两个中央处理器裸片的GMI总线均位于该两个中央处理器之间，从而缩短连接两个中央处理器裸片之间的GMI总线长度，提高数据传输效率，从而提高处理器芯片的计算速度。同时降低封装处理器芯片过程中所需掩膜的层数，从而降低封装成本。

在一个具体的实施方式中，四个中央处理器裸片中的每个中央处理器裸片均具有双通道DDR焊盘区域，该双通道DDR焊盘区域分布有双通道DDR焊盘。其中，位于左侧一列的两个中央处理器裸片上的双通道DDR(Double Data Rate，双倍数据速率)焊盘区域分布在每个中央处理器裸片的左侧，位于右侧一列的两个中央处理器裸片上的双通道DDR焊盘区域分布在每个中央处理器裸片的右侧。使处理器芯片能够支持8通道DDR，且保证双通道DDR连线通道整体呈左右对称分布，便于出线。