[实用新型]一种关于芯片掉电记忆的控制电路

权利要求书

1.一种关于芯片掉电记忆的控制电路，其特征在于，所述关于芯片掉电记忆的控制电路包括放电检测电路、过零检测电路和芯片供电电路，所述放电检测电路与所述过零检测电路、所述芯片供电电路电连接，能够延长芯片掉电时间；所述芯片供电电路设有芯片、二极管D1和电容C2，所述芯片与所述电容C2的两端电连接，所述二极管D1与所述芯片电连接。

2.根据权利要求1所述的关于芯片掉电记忆的控制电路，其特征在于，所述放电检测电路设有电阻R1、电阻R2、电阻R3、三极管Q1和电容C1，所述电阻R1与所述三极管Q1的1脚电连接，所述电阻R2与所述三极管Q1的2脚电连接，所述电容C1与所述三极管Q1的3脚电连接，所述电阻R3的两端与所述电容C1电连接，所述芯片的IO口1与所述三极管Q1的1脚电连接，所述芯片的IO口2与所述三极管Q1的3脚电连接。

3.根据权利要求1所述的关于芯片掉电记忆的控制电路，其特征在于，所述过零检测电路设有电阻R4、电阻R5、电阻R6、电容C3和三极管Q2，所述电阻R4与所述电阻R5电连接，所述电阻R5与所述三极管Q2的1脚电连接，所述电阻R6与所述三极管Q2的2脚电连接，所述电容C3一端与所述三极管Q2的2脚电连接，另一端与所述三极管Q2的3脚电连接，所述芯片IO口3与所述三极管Q2的2脚电连接。