[实用新型]高集成度的开关保持电路

权利要求书

1.一种高集成度的开关保持电路，其特征是：包括用于检测按键闭合式开关S1按压状态的上升沿检测单元以及用于接收关机信号的下降沿检测单元，所述上升沿检测单元、下降沿检测单元与开关状态锁存单元连接，所述开关状态锁存单元通过上电状态初始化单元与供电控制单元连接；初始上电后，通过上电状态初始化单元能初始化开关状态锁存单元锁存的开关状态信息；通过供电控制单元能控制电源输入连接V_BAT端与电源输出VDD端连接状态，

通过上升沿检测单元能检测按键闭合式开关S1的按压状态，按压按键闭合式开关S1后，通过上升沿检测单元能输出开关按压信号，开关状态锁存单元根据所述开关按压信号能输出开关状态置位信号，通过所述开关状态置位信号能使得供电控制单元处于导通状态，以实现电源输入连接V_BAT端与电源输出VDD端的电连接；

通过下降沿检测单元检测到关机信号后，所述下降沿检测单元能向开关状态锁存单元输出关机断电信号，开关状态锁存单元根据关机断电信号输出并锁存开关状态复位信号，通过所述开关状态复位信号能使得供电控制单元处于关断状态，以切断电源输入连接V_BAT端与电源输出VDD端的电连接。

2.根据权利要求1所述的高集成度的开关保持电路，其特征是：所述按键闭合式开关S1的一端与电源输入连接V_BAT端电连接，按键闭合式开关S1的另一端与按键Key端连接，所述按键Key端与上升沿检测单元以及MCU的输入端口连接，MCU的输出端口与下降沿检测单元连接。

3.根据权利要求1或2所述的高集成度的开关保持电路，其特征是：所述上升沿检测单元包括反相器INV2、电容C2以及与门AND1，反相器INV2的输入端以及与门AND1的一输入端均与按键闭合式开关S1适配连接，反相器INV2的输出端与电容C2的一端以及与门AND2的另一输入端连接，电容C2的另一端接地，与门AND2的输出端与开关状态锁存单元连接。

4.根据权利要求3所述的高集成度的开关保持电路，其特征是：所述反相器INV2的输入端还与电阻R4的一端连接，电阻R4的另一端接地。

5.根据权利要求1或2所述的高集成度的开关保持电路，其特征是：所述下降沿检测单元包括反相器INV3、电容C3以及或非门NOR3，所述反相器INV3的输入端以及或非门NOR3的一输入端均与能接收关机信号的Hold端连接，反相器INV3的输出端与电容C3的一端以及或非门NOR3的另一输入端连接，或非门NOR3的输出端与开关状态锁存单元连接。

6.根据权利要求2所述的高集成度的开关保持电路，其特征是：所述开关状态锁存单元包括或门OR1、或非门NOR1以及或非门NOR2，其中，或非门NOR1的一输入端与上升沿检测单元的输出端连接，或非门NOR1的输出端与或非门NOR2的一输入端连接，或非门NOR2的一输入端与下降沿检测单元的输出端连接，或非门NOR2的另一输入端通过反相器INV1的输出端连接，反相器INV1的输入端与上电状态初始化单元适配；或非门NOR1的另一输入端以及或非门NOR2的输出端与上电状态初始化单元适配连接。

7.根据权利要求6所述的高集成度的开关保持电路，其特征是：所述上电状态初始化单元包括电阻R1、电容C1、NMOS管MN1以及电阻R3，其中，电阻R1的一端与电源输入连接V_BAT端连接，电阻R1的另一端与电容C1的一端、NMOS管MN1的栅极端以及反相器INV1的输入端连接；

电容C1的另一端接地，NMOS管MN1的第一端与开关状态锁存单元的输出端连接，NMOS管MN1的第二端与电阻R3的一端以及供电控制单元适配连接，NMOS管MN1的衬底以及电阻R3的另一端接地。

8.根据权利要求7所述的高集成度的开关保持电路，其特征是：所述供电控制单元包括PMOS管MP1、NMOS管MN2以及电阻R2；

PMOS管MP1的源极端与电阻R2的一端以及电源输入连接V_BAT端连接，PMOS管MP1的漏极端与电源输出VDD端连接，PMOS管MP1的栅极端与电阻R2的另一端以及NMOS管MN2的漏极端连接，NMOS管MN2的源极端接地，NMOS管MN2的栅极端与MN1的漏极端以及电阻R3连接。