[实用新型]一种提高输出波形稳定性的GIP电路

权利要求书

1.一种提高输出波形稳定性的GIP电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16、晶体管T17、晶体管T18、晶体管T19、晶体管T20、晶体管T21、晶体管T22、晶体管T23和电容；

晶体管T1的控制端和晶体管T21的控制端分别连接栅极线G(n-8)，晶体管T21的输入端连接电压信号FW，晶体管T21的输出端连接晶体管T1的输入端，晶体管T1的输出端分别连接晶体管T2的控制端、晶体管T4的控制端、晶体管T3的输入端、晶体管T20的控制端、晶体管T7的输出端、晶体管T12的控制端、晶体管T13的输入端和晶体管T14的输入端；

晶体管T2的输入端连接第一线路，第一线路还连接晶体管T3的控制端、晶体管T10的输入端、晶体管T8的输出端、晶体管T6的控制端、晶体管T15的输入端和晶体管T23的控制端，晶体管T2的输出端连接电压信号VGL；

晶体管T4的输入端连接时钟信号CKn，晶体管T4的输出端连接晶体管T5的输入端、晶体管T6的输入端、晶体管T17的输入端和栅极线G(n)，电容的第一极板连接晶体管T4的控制端，电容的第二极板连接晶体管T4的输出端；

晶体管T3的输出端连接晶体管T23的输入端，晶体管T23的输出端连接电压信号VGL，晶体管T20的输入端连接第四线路，晶体管T20的输出端连接第二线路；

第二线路分别连接到晶体管T21的输出端和晶体管T1的输入端相连接的线路、晶体管T3的输出端和晶体管T23的输入端相连接的线路、晶体管T7的输入端和晶体管T22相连接的线路、晶体管T13的输出端和晶体管T18的输入端相连接的线路以及晶体管T14的输出端和晶体管T19的输入端相连接的线路上；

晶体管T7的控制端和晶体管T22的控制端分别连接栅极线G(n+8)，晶体管T22的输入端连接电压信号BW；

晶体管T12的输出端连接电压信号VGL，晶体管T12的输入端连接第三线路，第三线路还连接晶体管T11的输入端、晶体管T9的输出端、晶体管T5的控制端、晶体管T16的输入端、晶体管T13的控制端和晶体管T18的控制端；

晶体管T23的输出端、晶体管T18的输出端、晶体管T11的输出端、晶体管T10的输出端、晶体管T6的输出端、晶体管T5的输出端、晶体管T19的输出端、晶体管T16的输出端、晶体管T15的输出端和晶体管T17的输出端分别连接电压信号VGL；

晶体管T14的控制端、晶体管T19的控制端、晶体管T15的控制端、晶体管T16的控制端和晶体管T17的控制端分别连接清零信号CLR；

极性信号V1分别连接晶体管T8的控制端、晶体管T8的输入端和晶体管T11的控制端；

极性信号V2分别连接晶体管T10的控制端、晶体管T9的控制端和晶体管T9的输入端。

2.根据权利要求1所述的一种提高输出波形稳定性的GIP电路，其特征在于，还包括晶体管T24和晶体管T25；

晶体管T24的输入端和晶体管T24的控制端分别连接极性信号V1，晶体管T25的输入端和晶体管T25的控制端分别连接极性信号V2，晶体管T24的输出端和晶体管T25的输出端分别通过第四线路连接晶体管T20的输入端。

3.根据权利要求1所述的一种提高输出波形稳定性的GIP电路，其特征在于，所述第四线路连接电压信号VGH。

4.根据权利要求1或2或3所述的一种提高输出波形稳定性的GIP电路，其特征在于，所述GIP电路通过所述栅极线G(n)连接显示屏上的画素。

5.根据权利要求4所述的一种提高输出波形稳定性的GIP电路，其特征在于，所述GIP电路为多个，所述画素为多个，多个的画素阵列排布在显示屏上，每个画素均连接一个所述电路的栅极线G(n)。

6.根据权利要求1所述的一种提高输出波形稳定性的GIP电路，其特征在于，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8、所述晶体管T9、所述晶体管T10、所述晶体管T11、所述晶体管T12、所述晶体管T13、所述晶体管T14、所述晶体管T15、所述晶体管T16、所述晶体管T17、所述晶体管T18、所述晶体管T19、所述晶体管T20、所述晶体管T21、所述晶体管T22和所述晶体管T23均为薄膜晶体管。