[发明专利]一种基于帕多瓦数列的非二进制电容阵列逐次逼近型模数转换器电路及工作方法

权利要求书

1.一种基于帕多瓦数列的非二进制电容阵列逐次逼近型模数转换器电路，其特征在于，包括比较器、非二进制电容阵列、逻辑控制电路和状态开关阵列，其中，

非二进制电容阵列顶极板耦合至比较器中第一输入端，比较器中第二输入端耦合有零电位，逻辑控制电路耦合至比较器输出端，状态开关阵列耦合至非二进制电容阵列底极板和逻辑控制电路；

所述状态开关阵列中的状态开关用于表征所述非二进制电容阵列的工作阶段，状态开关闭合为采样阶段，状态开关断开为模数转换阶段。

2.如权利要求1所述的基于帕多瓦数列的非二进制电容阵列逐次逼近型模数转换器电路，其特征在于，非二进制电容阵列至少包括一个正参考电压端、一个负参考电压端、一个模拟信号输入端、三个电容和多个冗余位电容，所述三个电容和多个冗余位电容中的每个电容均并联设置于比较器正输入端和正参考电压端、负参考电压端、模拟信号输入端之间，并以最高位到最低位或最低位到最高位的顺序对所述的所有电容进行依次标记，且次低位电容至任一位电容所对应的容值总和大于等于与所述任一位电容相邻的高一位电容所对应的电容容值总和，并设定所述电容中的每个电容的容值与单位电容的容值之比符合帕多瓦数列且每个电容的容值均为正整数。

3.一种如权利要求2所述的基于帕多瓦数列的非二进制电容阵列逐次逼近型模数转换器电路的工作方法，其特征在于，步骤如下：

(1)状态开关阵列耦合输入信号、正参考电压信号和负参考电压信号，逻辑控制电路通过控制状态开关阵列使正参考电压信号、负参考电压信号和输入信号选择性地耦合至所述非二进制电容阵列的底极板；

(2)采样阶段，输入信号接入到所述非二进制电容阵列的底极板；当采样阶段结束后，N-1位电容的底极板切换至正参考电压信号，N-1位电容即为MSB电容，其余位电容底极板切换至负参考电压信号，三个电容和多个冗余位电容依次标记为C₀-C_N-1；

(3)转换阶段，通过比较器得到的比较结果确定MSB位的值，逻辑控制电路根据比较结果控制非二进制电容阵列进行MSB-1位的转换，如果MSB＝1，逻辑控制电路将非二进制电容阵列中N-1位电容的底极板切换至负参考电压信号，N-2位电容的底极板切换至正参考电压信号，其余位电容底极板保持不变；

如果MSB＝0，逻辑控制电路将非二进制电容阵列中N-2位电容的底极板切换至正参考电压信号，其余位电容底极板保持不变；

根据比较器的结果，确定MSB-1位的值，完成MSB-1位的转换，以此类推，直至完成后续其余权重位的转换，实现非二进制逐次逼近过程。

4.如权利要求3所述的基于帕多瓦数列的非二进制电容阵列逐次逼近型模数转换器电路的工作方法，其特征在于，步骤(2)中，采样阶段结束后，比较器第一输入端V1的输入电压为

式中，C_T表示非二进制电容阵列所有电容容值的和，即

5.如权利要求4所述的基于帕多瓦数列的非二进制电容阵列逐次逼近型模数转换器电路的工作方法，其特征在于，步骤(3)中，通过比较器得到的比较结果确定MSB位值的方式为，比较器的结果表征比较器的第一输入端电压即非二进制电容阵列顶极板电压与0的关系，若非二进制电容阵列顶极板电压大于0，则比较器输出结果为1，逻辑控制电路通过控制状态开关来减小非二进制电容阵列顶极板的电压，从而进行下一次比较；若非二进制电容阵列顶极板电压小于0，则比较器输出结果为0，逻辑控制电路通过控制状态开关来增大上极板的电压，从而进行下一次比较，直到逻辑控制电路将状态开关从高位至底位均切换完成，则完成一次量化过程，将量化后的数字结果输出。

6.如权利要求5所述的基于帕多瓦数列的非二进制电容阵列逐次逼近型模数转换器电路的工作方法，其特征在于，步骤(3)中，MSB＝1时，比较器的第一输入端电压更新为:

MSB＝0时，比较器的第一输入端电压更新为: