[发明专利]一种六面包覆的扇出型芯片封装方法和封装结构

说明书

本发明公开了一种六面包覆的扇出型芯片封装方法及封装结构，芯片，芯片正面设有多个压区，芯片的背面和四周侧面包覆有塑封层，塑封层背面粘合有支撑层，支撑层的背面覆盖有背胶层，芯片正面具有再钝化层、再布线金属层和金属凸块，再钝化层覆盖芯片正面和塑封层正面，再布线金属层的一端与压区接触，再布线金属层的另一端与金属凸块连接，再钝化层上设有再保护层，金属凸块的端部裸露且与再保护层的正面齐平，芯片正面设有用于架高芯片的增强层，塑封层选用ABF膜层压成型。本发明提供的封装方法简便，且封装后的结构能有效保护芯片，提高芯片的传输速率和传输稳定性，封装后的芯片不易翘曲，切割时不易划伤、碰撞缺损等，良品率大大提高。

技术领域

本发明涉及半导体封装技术领域，更具体涉及一种类QFN/DFN外观的六面包覆的扇出型芯片封装方法和封装结构。

背景技术

在市场需求的推动下，传统封装不断创新、演变，出现了各种新型的封装结构。随着电子产品及设备的高速化、小型化、系统化、低成本化的要求不断提高，传统封装的局限性也越来越突出。传统封装采用相对较长引线互联的方式，即使用金属丝(金线、铝线等)，利用热压或超声能源，实现微电子器件中固态电路内部互连接线的连接，完成芯片与电路或引线框架之间的连接，25μm引线的拱丝长度达到了5mm，存在传输速率慢、封装体积大与传输不稳定等缺陷。

现有的封装结构的机械强度不足，对芯片的保护不够，且在封装后进行单片切割时，芯片容易损坏，切割后的良品率低。在进行传统塑封时，熔融状态的塑封料与芯片相接触时，芯片受到冲击载荷导致芯片整体偏移，从而影响产品后续的精确度。

发明内容

为了解决上述问题，本发明提供了一种六面包覆的扇出型芯片封装方法和封装结构，采用该封装方法形成的封装结构能有效保护芯片，可缩小整体结构体积，提高芯片的传输速率和传输稳定性，封装后的芯片切割时不易划伤、碰撞缺损等，良品率大大提高。

根据本发明的一个方面，提供了一种六面包覆的扇出型芯片封装方法，包括以下步骤：

步骤一：将来料晶圆背面研磨至指定厚度，切割成单颗芯片，取载体圆片并在载体圆片上贴合临时键合膜，使用倒装设备，将芯片倒装在载体圆片上；

步骤二：用塑封材料进行塑封在载体圆片形成塑封层，塑封层填充各芯片之间的间隙，且塑封层覆盖芯片的背面和四周侧面；

载体圆片的正面依次叠有临时键合膜、芯片、塑封层，形成重构晶圆；

步骤三：在塑封层上粘合支撑层；

步骤四：通过解键合将载体圆片和临时键合膜从重构晶圆上脱粘并剥离出来；

步骤五：将步骤四中无载体圆片和临时键合膜的重构晶圆倒置，在重构晶圆的芯片上方涂上光刻胶，用掩膜版进行光刻或激光工艺，开出图形开口，形成再钝化层；再次涂上光阻层，用掩膜版进行光刻或激光工艺，开出金属层图形开口；在金属层图形开口内电镀，形成再布线金属层，并形成金属凸块；

再钝化层覆盖芯片正面和塑封层正面，再布线金属层的一端与压区接触，再布线金属层的另一端与金属凸块连接；

步骤六：用塑封材料进行塑封在芯片正面的再钝化层上形成再保护层；

步骤七：研磨再保护层的表面直至露出金属凸块的端面，研磨完成之后进行单片切割形成若干颗独立封装体。

在一些实施方式中，所述步骤三中，在塑封层上粘合支撑层后，可将支撑层减薄至指定厚度，然后在支撑层上涂覆背胶形成背胶层，支撑层为支撑硅层。

在一些实施方式中，所述步骤一中，在将来料晶圆背面研磨至指定厚度切割成单颗芯片前，通过光刻工艺制作一层增强层；在步骤二中，塑封形成的塑封层可填充增强层的边缘与芯片正面之间的间隙。

在一些实施方式中，塑封层和再保护层均选用ABF膜采用层压成型工艺。