[发明专利]一种寄存器的配置电路以及一种集成电路芯片

说明书

本申请公开了一种寄存器的配置电路，包括：时钟切换模块，用于当需要对目标集成电路芯片中目标功能模块的寄存器进行配置时，则根据目标控制信号输出与所述目标功能模块的时钟信号相一致的目标时钟信号；异步桥，与所述时钟切换模块相连，用于对目标主机所发送的源时钟域下的寄存器配置请求信号进行跨时钟域处理，以将所述源时钟域下的寄存器配置请求信号转换为目标时钟域下的寄存器配置请求信号；协议处理模块，与所述异步桥相连，用于根据所述目标时钟域下的寄存器配置请求信号对目标寄存器进行配置。通过该寄存器配置电路既能解决寄存器配置电路所存在的亚稳态问题，而且，也能够降低寄存器配置电路的结构复杂度和面积开销。

技术领域

本发明涉及电力电子技术领域，特别涉及一种寄存器的配置电路以及一 种集成电路芯片。

背景技术

在大型的集成电路芯片中通常会设置有很多的功能模块，而这些功能模 块往往又包括多个寄存器，为了使这些功能模块能正常工作，通常需要给这 些寄存器配置适当的值。由于这些功能模块可能处于不同的时钟域中，所以， 系统主机在对这些功能模块的寄存器进行配置时，需要考虑跨时钟的问题。 在现有技术中，经常会使用以下两种电路结构来对寄存器进行配置。

请参见图1，图1为现有寄存器一种配置电路的结构图，在图1所示的电路 结构中，是直接利用总线协议处理电路来对不同功能模块的寄存器进行配置 与处理，并把配置完成的寄存器信号当成同步信号直接送往集成电路芯片的 各个功能模块中。由于该电路没有跨时钟域的信号处理架构，这样就会使得 配置电路在使用过程中存在亚稳态的风险。为了避免这一风险，只能对寄存 器的应用场景进行制约，这样就会极大降低用户的使用体验。并且，在对整 个集成电路芯片进行跨时钟域检查时，测试工具可能会报出大量的报警信息， 在此情况下就需要设计人员对这些报警信息进行逐条甄别与处理，会浪费设 计人员大量的时间与精力。

请参见图2，图2为现有寄存器另一种配置电路的结构图。在图2所示的配 置电路中，首先是利用总线协议处理电路来对寄存器进行配置，对配置完成 的寄存器，利用单比特跨时钟域处理电路或多比特跨时钟域处理电路来对配 置完成的寄存器进行跨时钟域处理，最后将处理后的寄存器信号送往集成电 路芯片的各个功能模块中。但是，此种配置电路对每个时钟信号进行处理的 过程很复杂，不仅要需要考虑单比特信号与多比特信号的不同处理方式，而 且，还要考虑源时钟信号和目标时钟信号的快慢问题，尤其是多比特信号进 行同步处理时还需要使用FIFO(First Input First Output，先进先出)存储器， 这样就导致该寄存器配置电路的面积开销较大。

综上所述，如何在解决寄存器配置电路亚稳态的同时，也能够降低寄存 器配置电路的复杂度和面积开销，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种寄存器的配置电路以及一种集成 电路芯片，以在解决寄存器配置电路存在亚稳态问题的同时，也能够降低寄 存器配置电路的结构复杂度和面积开销。其具体方案如下：

一种寄存器的配置电路，包括：

时钟切换模块，用于当需要对目标集成电路芯片中目标功能模块的寄存 器进行配置时，则根据目标控制信号输出与所述目标功能模块的时钟信号相 一致的目标时钟信号；

异步桥，与所述时钟切换模块相连，用于对目标主机所发送的源时钟域 下的寄存器配置请求信号进行跨时钟域处理，以将所述源时钟域下的寄存器 配置请求信号转换为目标时钟域下的寄存器配置请求信号；

协议处理模块，与所述异步桥相连，用于根据所述目标时钟域下的寄存 器配置请求信号对目标寄存器进行配置。

优选的，所述协议处理模块，还用于基于总线协议要求，根据所述目标 时钟域下的寄存器配置请求信号对目标寄存器进行配置，所述总线协议具体 为APB总线协议或AHB总线协议或用户自定义的总线协议。

优选的，所述时钟切换模块具体为信号选择器。