[发明专利]基于3线-1线编码器的忆阻正负三值9线-2线编码器电路

说明书

本发明涉及基于3线‑1线编码器的忆阻正负三值9线‑2线编码器电路。本发明3线‑1线编码器用于输入三路二值信号，输出一路三值信号；每个三值三输入最大值门用于输出三个输入端的逻辑最大值，三值三输入最小值门用于输出三个输入端的逻辑最小值，三值两输入与门用于完成两个输入的“与”运算，三值两输入或门用于完成两个输入的“或”运算，标准三值非门用于完成标准三值逻辑“非”操作，正三值非门用于完成正三值逻辑“非”操作；本发明用三值数字信号来进行通信在相同的频率下将具有更高的传输速率，实现相应的逻辑功能电路互联也会减少，数字芯片也能更小、成本更低。再结合忆阻器的特点，进一步提升信息存储、处理、传输的效率。

技术领域

本发明属于电路设计技术领域，涉及一种三值数字逻辑电路，具体涉及一种基于3线-1线编码器的忆阻正负三值9线-2线编码器电路。

背景技术

集成电路技术是当今整个数字信息社会的基础。然而，随着传统互补金属氧化物半导体CMOS器件的尺寸逐渐缩小到极限，摩尔定律的延续遇到了困难，传统的信息存储与处理相分离的体系架构也遇到了“冯·诺依曼瓶颈”。忆阻器的出现，则有望为信息技术产业的发展带来新的机遇，其在单个器件中融合了信息存储与逻辑运算，可作为未来信息存储与计算融合的非冯·诺依曼计算机架构的核心器件，在超高密度信息存储、类脑神经网络等领域具有重大意义。

2008年，忆阻器实际物理器件的制备，引起了相关研究的热潮，其被视为下一代非易失性存储器技术，具有低功耗、易集成、纳米尺寸、非易失等特性，且与传统的CMOS技术相兼容，能够满足新一代高密度信息存储和高性能计算对通用型电子存储器的性能需求。此外，忆阻器凭借其独特的特性开始应用于各个领域的研究，如非线性电路、非易失性存储、神经形态网络、数字逻辑电路等。

在当今的大数据时代，数据信息呈爆炸式增长，信息逻辑系统在追求越来越高的数据处理效率的同时，越来越难以处理如此庞大的数据。三值逻辑作为一种多值逻辑，因具有更高的单线信息承载能力以及更多的逻辑功能等优势而引起研究人员的注意。

三值逻辑有两种表示方法：非平衡型三值和平衡型三值。非平衡型三值包括正三值{0,1,2}和负三值{0,-1,-2}两种，平衡型三值由{-1,0,1}表示。由于三值数字信号较二值数字信号每一位包含更多的信息量，用三值数字信号来进行通信在相同的频率下将具有更高的传输速率，实现相应的逻辑功能电路互联也会减少，数字芯片也能更小、成本更低。再结合忆阻器纳米尺寸、易于集成且与CMOS技术相兼容的特点，忆阻三值数字逻辑电路能进一步提升信息存储、处理、传输的效率，为制造高密度信息逻辑系统带来新的突破。

发明内容

针对现有技术的不足，本发明提出了一种基于3线-1线编码器的忆阻正负三值9线-2线编码器电路。

一种基于3线-1线编码器的忆阻正三值9线-2线编码器电路，包括第一3线-1线编码器U₁、第二3线-1线编码器U₂和第三3线-1线编码器U₃、三值三输入最小值门U₄、第一三值三输入最大值门U₅、第二三值三输入最大值门U₆、标准三值非门U₇、正三值非门U₈、三值两输入与门U₉和三值两输入或门U₁₀；

所述的3线-1线编码器用于输入三路二值信号，输出一路三值信号；每个三值三输入最大值门用于输出三个输入端的逻辑最大值，三值三输入最小值门用于输出三个输入端的逻辑最小值，三值两输入与门用于完成两个输入的“与”运算，三值两输入或门用于完成两个输入的“或”运算，标准三值非门用于完成标准三值逻辑“非”操作，正三值非门用于完成正三值逻辑“非”操作；