[发明专利]基于3线-1线编码器的忆阻正负三值9线-2线编码器电路

权利要求书

1.一种基于3线-1线编码器的忆阻正三值9线-2线编码器电路，其特征在于：包括第一3线-1线编码器U₁、第二3线-1线编码器U₂和第三3线-1线编码器U₃、三值三输入最小值门U₄、第一三值三输入最大值门U₅、第二三值三输入最大值门U₆、标准三值非门U₇、正三值非门U₈、三值两输入与门U₉和三值两输入或门U₁₀；

所述的3线-1线编码器用于输入三路二值信号，输出一路三值信号；每个三值三输入最大值门用于输出三个输入端的逻辑最大值，三值三输入最小值门用于输出三个输入端的逻辑最小值，三值两输入与门用于完成两个输入的“与”运算，三值两输入或门用于完成两个输入的“或”运算，标准三值非门用于完成标准三值逻辑“非”操作，正三值非门用于完成正三值逻辑“非”操作；

所述的第一3线-1线编码器U₁、第二3线-1线编码器U₂和第三3线-1线编码器U₃的输入端从高位I₂到低位I₀分别作为9线-2线编码器的9路输入端X₈、X₇、X₆、X₅、X₄、X₃、X₂、X₁、X₀；第一3线-1线编码器U₁的输出端与三值三输入最小值门U₄的其中一个输入端相连，第二3线-1线编码器U₂的输出端与三值三输入最小值门U₄的第二个输入端相连，第三3线-1线编码器U₃的输出端与三值三输入最小值门U₄的第三个输入端相连；第一三值三输入最小值门U₄的输出端作为第一输出端Y₀；

所述的第一三值三输入最大值门U₅的三个输入端分别与输入端X₈、X₇、X₆连接，第二三值三输入最大值门U₆的三个输入端分别与输入端X₅、X₄、X₃连接；第一三值三输入最大值门U₅的输出端与标准三值非门U₇的输入端相连，标准三值非门U₇的输出端与正三值非门U₈的输入端相连；三值两输入与门U₉的两个输入端分别与第二三值三输入最大值门U₆的输出端和电压源V_DD/2连接；三值两输入或门U₁₀的两个输入端分别与正三值非门U₈的输出端和三值两输入与门U₉的输出端连接，三值两输入或门U₁₀的输出端作为第二输出端Y₁；

根据输入信号{X₈、X₇、X₆、X₅、X₄、X₃、X₂、X₁、X₀}的逻辑状态不同，编码器的两个输出端的输出状态不同。