[发明专利]一种复合涂层结构及其制备方法

说明书

本发明公开了一种复合涂层结构及其制备方法，该复合涂层结构包含：覆盖在基底上的阻挡层；及，设置在阻挡层外表面的牺牲层，其耐等离子体轰击；其中，阻挡层相比牺牲层在至少一种溶剂中耐腐蚀。本发明将保护性涂层设置为可去除可替换的牺牲层，并设置一阻挡层，通过阻挡层与牺牲层对溶剂的选择性，实现在不破坏基底的条件下牺牲层的清洗、翻新，降低维修成本；并通过设置阻挡层减少牺牲层的厚度，降低涂层结构的成本；使得先进陶瓷涂层材料在纳米以及原子蚀刻工艺的规模应用成为可能。

技术领域

本发明属于半导体技术领域，涉及一种耐等离子刻蚀技术，具体涉及一种复合涂层结构及其制备方法。

背景技术

半导体工艺制程中，经常需将腔室部件暴露于高温、高能量等离子体、腐蚀性气体、高应力等及其组合的极端环境中。这些极端条件或多或少地会对腔室部件造成侵蚀、损伤，进而影响工艺精度，从而需要更换或修复损伤部件。

为了延缓这种侵蚀、损伤，提高腔室部件的使用寿命，通常会通过各种方法在腔室部件上形成保护性涂层。为此，人们不断地创新涂层材料及涂层的制备工艺，以制备足够厚度全覆盖的高致密、无孔隙的高质量涂层。

现有技术中，为了全覆盖基底，需要涂层具有一定的厚度，及近乎于零的孔隙率，成本非常高。

而且，即使最先进的涂层材料，在等离子体的长时间的离子轰击和反应侵蚀下，水滴石穿，也会在几个、乃至几十个纳米在涂层的表面，形成钝化反应层，造成涂层材料的原子空缺，晶格缺陷，破坏涂层的晶体结构的完整性。这些在制程中，由于等离子体损伤(Plasma induced damage，PID)而形成的对涂层材料的顶层的严重纳米级别的材料结构缺陷，会随着蚀刻部件在RF的累积作用下，形成纳米级别的粒子源,造成晶圆缺陷,使得产率降低。特别是，将来的2nm/1nm以及级别刻蚀(原子刻蚀)工艺制程对这些等离子侵蚀在先进涂层材料上形成的缺陷密度的容忍度会越来越低。而这些由于PID造成的微观结构的原子级别的缺陷,很难通过包含湿法清洗的方式来进行修复，使得修复等维护成本高昂。因此，严重影响了先进陶瓷涂层材料在纳米以及原子蚀刻的使用。

发明内容

本发明的目的是解决上述技术问题，提供一种复合涂层结构，其成本较低，耐腐蚀效果好，且能用于纳米以及原子蚀刻工艺。

为了达到上述目的，本发明提供了一种复合涂层结构，其包含：

覆盖在基底上的阻挡层；及

设置在阻挡层外表面的牺牲层，其耐等离子体轰击；

所述的阻挡层相比所述的牺牲层在至少一种溶剂中耐腐蚀。

可选地，所述的溶剂包含酸溶液或碱溶液。

可选地，所述阻挡层的孔隙率为0。

可选地，所述的阻挡层为包含Al的无机涂层。

可选地，所述的阻挡层包含YAG和/或Al₂O₃涂层。

可选地，所述的阻挡层通过原子层沉积(ALD)覆盖所述基底。

可选地，所述的阻挡层的厚度为2μm～10μm。

可选地，在基底与所述的阻挡层之间还设置有保形层。

可选地，所述的保形层的孔隙率高于阻挡层。

可选地，所述的保形层包含通过等离子喷涂的Y₂O₃涂层。

可选地，所述的保形层的厚度为50μm～200μm。

可选地，所述的牺牲层耐含氧和/或氟的等离子体轰击。

可选地，所述的牺牲层包含含有钇基的涂层。