[发明专利]一种NAND闪存结构及其制作方法

说明书

本发明提供了一种NAND闪存结构，包括：衬底，所述衬底上形成有多个字线、多个源极选择栅极和多个漏极选择栅极，多个所述字线位于多个所述源极选择栅极和多个所述漏极选择栅极之间，每个字线、源极选择栅极和漏极选择栅极的宽度相同。通过形成宽度相同的源极选择栅极、漏极选择栅极和字线，由于字线的宽度和源极选择栅极的宽度以及漏极选择栅极的宽度相同，因此，不会产生负载效应，无需将靠近源极选择栅极、漏极选择栅极的字线设置为冗余字线，因此节省了器件区的面积。

技术领域

本发明涉及半导体技术领域，特别涉及一种NAND闪存结构及其制作方法。

背景技术

现有的NAND FLASH结构中，在漏极选择栅极(drain selective gate，DSG)和源极选择栅极(source selective gate，SSG)之间，串联很多字线(word line，WL)。因为源极选择栅极、漏极选择栅极和字线具有不同的关键尺寸(Critical Dimension，CD)，所以会有负载效应(loading effect),靠近源极选择栅极或者漏极选择栅极的字线具有不同的尺寸和形貌，不能用作字线，只能用作冗余字线(dummy WLs)，影响器件(cell)区的面积。

发明内容

本发明的目的在于提供一种NAND闪存结构及其制作方法，以解决源极选择栅极、漏极选择栅极和字线具有不同的关键尺寸影响器件区的面积的问题。

为解决上述技术问题，本发明提供一种NAND闪存结构，包括：衬底，所述衬底上形成有多个字线、多个源极选择栅极和多个漏极选择栅极，多个所述字线位于多个所述源极选择栅极和多个所述漏极选择栅极之间，每个字线、源极选择栅极和漏极选择栅极的宽度相同。

可选的，所述源极选择栅极和漏极选择栅极均由第一导电层和第二导电层组成。

可选的，所述字线包括第一导电层、介质层和第二导电层，所述介质层位于所述第一导电层和第二导电层之间。

可选的，所述字线的数量大于所述源极选择栅极的数量或者漏极选择栅极的数量。

基于同一发明构思，本发明还提供一种NAND闪存结构的制作方法，包括：

提供一衬底，所述衬底上包括源区、漏区和字线区，所述字线区位于所述源区和所述漏区之间，所述源区用于定义源极选择栅极的位置，所述漏区用于定义漏极选择栅极的位置，所述字线区用于定义字线的位置；

在所述衬底上形成第一导电材料层，所述第一导电材料层覆盖所述源区、漏区和字线区的衬底；

形成介质层，所述介质层覆盖所述第一导电材料层；

去除所述源区和漏区上的介质层，并保留所述字线区的介质层；

形成第二导电材料层，所述第二导电材料层覆盖所述字线区的介质层、所述源区的第一导电材料层和所述漏区的第一导电材料层；

刻蚀所述源区和所述漏区的部分第一导电材料层和部分第二导电材料层以及所述字线区的部分第一导电材料层、部分介电层和部分第二导电材料层，暴露出衬底，以形成宽度相同的多个源极选择栅极、多个漏极选择栅极和多个字线。

可选的，所述第一导电材料层和所述第二导电材料层均为多晶硅。

可选的，采用干法刻蚀工艺去除所述源区和漏区上的介质层，并保留所述字线区的介质层。

可选的，采用干法刻蚀工艺刻蚀所述源区和所述漏区的部分第一导电材料层和部分第二导电材料层以及所述字线区的部分第一导电材料层、部分介电层和部分第二导电材料层。

可选的，所述介质层为ONO结构。

可选的，在形成第一导电材料层之前，在所述衬底上形成栅氧化层。