[发明专利]基于忆阻器基本逻辑门的9-2线正负三值编码器电路

说明书

本发明公开了基于忆阻器基本逻辑门的9‑2线正负三值编码器电路。本发明包括负三值9‑2线编码器和正三值9‑2线编码器，其中负三值编码器包括四个三值最小值门(TMIN)，两个标准三值反相器(STI)，两个负极性三值反相器(NTI)和两个三值与门。正三值编码器包括四个三值最大值门(TMAN)，两个标准三值反相器(STI)，两个正极性三值反相器(PTI)和两个三值或门。本发明电路模型结构清晰简单、易于实现，对多值数字逻辑电路设计等诸多领域中的应用研究具有重要意义。

技术领域

本发明属于电路设计技术领域，涉及一种非平衡三值数字逻辑电路结构，具体涉及一种物理可实现的基于忆阻器基本逻辑门的9-2线正负三值编码器电路的设计与实现。

背景技术

传统的数字电路设计广泛使用二进制逻辑，但由于承载的单线信息量小，布线增加等问题，二进制逻辑已不能满足一些电路的设计要求。然而能够满足这一要求的多值逻辑(MVL)在近代超大规模集成电路(VLSI)应用中变得非常强大。在各种类型的MVL中，三值逻辑因为互连成本估算更少和电路实现简单等优势比其他逻辑受到更多的关注。

在三值逻辑电路的设计方案中，目前研究已经基于不同技术提出了较多设计方案，如使用MOSFETs、CNTFETs等工艺技术来设计三值逻辑电路。三值逻辑在电路设计上需要更多的门，大量的三值逻辑电路使用常规的CMOS技术，该电路结构复杂，功耗高。而忆阻器作为一种纳米器件，具有体积小、功耗低、易于集成以及与传统CMOS工艺兼容等特点，目前忆阻器广泛应用于逻辑电路设计中。此外，忆阻器与CMOS技术相兼容的特点，为三值逻辑电路的发展提供了新的方向。

三值逻辑可分为平衡三值和非平衡三值两种类型，非平衡三值具体分为正三值{0，1，2}和负三值{0，-1，-2}。与传统的二值逻辑相对应，在三值逻辑中正三值首先被提出并且广泛应用，在之后的研究发展中，相关负三值的数字逻辑电路设计相继被提出。在数字逻辑系统中，组合逻辑电路尤为重要，有些组合逻辑电路经常出现在各种复杂的数字逻辑电路中，为实现更复杂的逻辑功能，常用基本组合逻辑电路作为基础来建立更复杂的功能型逻辑电路，其中编码器得到了广泛的应用。研究基于忆阻器设计三值编码器电路，有望进一步完成更复杂的逻辑电路设计，提高电路系统的信息存储密度，对现代信息电路的进一步发展有一定的促进作用。

发明内容

针对现有技术的不足，本发明提出了一种基于忆阻器基本逻辑门的9-2线正负三值编码器电路。

本发明解决技术问题所采取的技术方案如下：

本发明包括负三值9-2线编码器和正三值9-2线编码器，其中负三值编码器包括四个三值最小值门(TMIN)，两个标准三值反相器(STI)，两个负极性三值反相器(NTI)和两个三值与门。正三值编码器包括四个三值最大值门(TMAN)，两个标准三值反相器(STI)，两个正极性三值反相器(PTI)和两个三值或门。

标准三值反相器(STI)由两个忆阻器和两个MOS管构成，负极性三值反相器(NTI)和正极性三值反相器(PTI)均由一个忆阻器和一个MOS管构成，其区别在于MOS管的阈值电压不同。负三值反相器采用的是PMOS管，正三值反相器采用的是NMOS管。对于负三值反相器，当输入为逻辑-2时，STI和NTI输出逻辑0；当输入为逻辑-1，STI和NTI分别输出逻辑-1和逻辑-2；当输入为逻辑0时，STI和NTI分别输出逻辑-2。

每个三值最小值门和三值最大值门均由三个忆阻器构成，其功能为求三个输入端的逻辑最小值和最大值，区别在于忆阻器的连接方向不同。

两输入三值与门和三值或门均由两个个忆阻器构成，其与门的功能为求两个输入的最小值，或门的功能为求两个输入的最大值。

本发明以负三值编码器电路为例，正三值编码器电路仅需将相关的逻辑门电路替换即可，其电路结构与负三值编码器电路完全相同，本发明不再详细给出正三值编码器电路。