[发明专利]一种快刀伺服控制装置

说明书

本发明公开了一种快刀伺服控制装置，包括外接控制器主站的通信主板、外接快刀伺服的驱动主板、以及进行高频闭环控制的控制主板；通信主板、驱动主板和控制主板通过总线连接。本发明设置在控制器主站和快刀伺服之间，控制器主站只需实现轨迹规划，通过控制主板完成高频闭环控制，实现了快刀伺服高频闭环控制，解决控制器主站无法对快刀伺服进行复杂高频控制的问题。

技术领域

本发明涉及一种快刀伺服控制装置，属于工业控制领域。

背景技术

单点金刚石车床控制系统中，快刀伺服的闭环控制一般由整个系统的控制器主站完成，由于快刀伺服具高频响的特点，需要高频闭环控制，高频闭环控制包括通过轨迹规划的低频指令生成高频指令、获取快刀伺服侧的高频反馈以及根据高频指令和高频反馈进行的闭环控制，但是控制器主站需要完成整个系统的计算及控制工作，很难有多余的资源实现快刀伺服高频闭环控制，限制了车床的性能。

发明内容

本发明提供了一种快刀伺服控制装置，解决了背景技术中披露的问题。

为了解决上述技术问题，本发明所采用的技术方案是：

一种快刀伺服控制装置，包括外接控制器主站的通信主板、外接快刀伺服的驱动主板、以及进行高频闭环控制的控制主板；通信主板、驱动主板和控制主板通过总线连接。

控制主板包括相连的MCU和第一FPGA，MCU外接上位机，第一FPGA连接总线。

控制主板还包括与MCU连接的存储单元。

通信主板包括第二FPGA，第二FPGA外接控制器主站，第二FPGA连接总线。

驱动主板包括第三FPGA、差分ADC输入电路、差分DAC输出电路和正余弦编码器输入电路；差分ADC输入电路、差分DAC输出电路和正余弦编码器输入电路与第三FPGA连接，第三FPGA连接总线，差分ADC输入电路、差分DAC输出电路和正余弦编码器输入电路外接快刀伺服。

差分ADC输入电路包括串联的第一运放电路和ADC，ADC连接第三FPGA，第一运放电路外接快刀伺服的模拟量输出端口。

差分DAC输出电路包括串联的第二运放电路和DAC，DAC连接第三FPGA，第二运放电路外接快刀伺服的模拟量输入端口。

正余弦编码器输入电路包括串联的第三运放电路和ADC，ADC连接第三FPGA，第三运放电路外接快刀伺服的正余弦编码器。

总线为并行总线。

本发明所达到的有益效果：本发明设置在控制器主站和快刀伺服之间，控制器主站只需实现轨迹规划，通过控制主板完成高频闭环控制，实现了快刀伺服高频闭环控制，解决控制器主站无法对快刀伺服进行复杂高频控制的问题。

附图说明

图1为快刀伺服控制装置的结构示意图；

图2为控制主板的结构示意图；

图3为通信主板的结构示意图；

图4为驱动主板的结构示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，一种快刀伺服控制装置，包括壳体以及安装在壳体内的通信主板、驱动主板和控制主板，其中，通信主板外接控制器主站，驱动主板外接快刀伺服，控制主板用以进行高频闭环控制（即背景技术中的低频生成高频、获取高频反馈以及进行闭环控制），通信主板、驱动主板和控制主板通过并行总线连接，每个主板均设置有并行总线，所有并行总线通过信号接口连通。