[发明专利]一种单时钟控制高速比较器电路

说明书

本发明公开了一种单时钟控制高速比较器电路，其可满足比较器的高速应用环境需求，同时可降低功耗和输入噪声，该比较器电路包括动态放大电路模块、比较决策电路模块、输出寄存模块，动态放大电路模块的输入端连接时钟信号CLK，动态放大电路模块的输出端依次连接比较决策电路模块、输出寄存模块，动态放大电路模块包括若干控制单元，控制单元由若干MOS管组成，通过控制单元的充放电实现输入电压信号的放大，比较决策电路模块包括交叉耦合反相器对，用于提供正反馈结构，并对动态放大电路输出的信号再次放大和隔离，输出寄存模块包括锁存器，用于暂存输出信号。

技术领域

本发明涉及模数转换器及比较器技术领域，具体为一种单时钟控制高速比较器电路。

背景技术

比较器为高速高精度模数转换器(ADC)的核心模块，其通过将两个模拟电压的电压差放大到数字电压域中的“1”或“0”，来获得输入端电压。比较器直接参与到了ADC的量化过程中，其性能直接关系到ADC的转换结果。

比较器的一种实现方式是通过级联的开环放大器来获得较大的增益，从而将输入信号放大到数字域的范围。但这种级联结构需要相同的增益，相同增益的获得主要通过增加整个放大器的带宽实现，放大器带宽的增加提高了整个比较器的速度，但同时也增加了整个比较器的功耗，并且后端放大级的输出摆幅很大，需要足够的时间来满足大幅度输出的改变，这使得整个高速比较器的电流增大，无法满足高速低功耗ADC的设计要求。

比较器的另一种实现方式为利用正反馈在短时间内放大输入信息，正反馈由两个交叉耦合的放大器提供，并且需要两相不交叠时钟进行放大和复位的控制也即是放电和充电的控制，在放电过程中，现有的放电路径仅有输入路径，使得整个比较器的运行速度受限；而在比较过程中以及复位时，输出端电压的变化通过晶体管寄生电容耦合到输入端，从而干扰输入端的信号，引入噪声，造成比较误差。

发明内容

为了解决传统比较器需要大电流来满足高速模数转换器电路应用环境需求，导致功耗较高的问题，以及通过寄生电容将高速比较器的输出快速耦合至输入端的方式，易干扰输入的信号，引入噪声，造成比较误差的问题，本发明提供了一种单时钟控制高速比较器电路，其可满足比较器的高速应用环境需求，同时可降低功耗和输入噪声。

为实现上述目的，本发明采用如下技术方案：

一种单时钟控制高速比较器电路，包括动态放大电路模块、比较决策电路模块、输出寄存模块，其特征在于，所述动态放大电路模块的输入端连接时钟信号CLK，所述动态放大电路模块的输出端依次连接所述比较决策电路模块、所述输出寄存模块；

所述动态放大电路模块包括若干控制单元，所述控制单元由若干MOS管组成，通过所述控制单元的充放电实现输入电压信号的放大；

所述比较决策电路模块包括交叉耦合反相器对，用于提供正反馈结构，并对所述动态放大电路输出的信号再次放大和隔离；

所述输出寄存模块包括锁存器，用于暂存输出信号。

其进一步特征在于，

所述动态放大电路模块中的控制单元包括第一开关控制单元、输入控制单元、充电控制单元、反相器，所述第一开关控制单元的输入端连接所述时钟信号CLK，所述开关控制单元的输出端依次连接所述输入控制单元、充电控制单元、反相器；所述第一开关控制单元用于控制所述时钟信号CLK，所述输入控制单元用于时钟信号CLK的输入控制，苏松户充电控制单元用于控制整个所述动态放大电路模块的充放电，所述反相器用于实现信号反相控制；