[发明专利]一种芯片结构及其工作方法

说明书

本公开是关于一种芯片结构及其工作方法，其中，芯片结构，应用于终端，包括：基带芯片，设置在芯片结构的第一区域中，用于接入NB网络，基带芯片包括基带微处理器；应用芯片，设置在芯片结构的第二区域中，用于运行用户程序，应用芯片包括应用微处理器；其中，基带芯片与应用芯片电连接，基带微处理器与应用微处理器之间通过高级高性能总线和MAILBOX通信。本公开的技术方案，将基带芯片和应用芯片集成在同一芯片结构内，核间通信的效率更加高效，可以大幅度提高系统的运行效率。

技术领域

本公开涉及通讯技术领域，尤其涉及一种芯片结构及其工作方法。

背景技术

目前市场上的NBIOT(Narrow Band Internet of Things,窄带物联网)芯片大多是单核方案，成品中还需要外接一个MCU(Microcontroller Unit，微控制单元)进行数据采集和过程控制，然后通过NBIOT芯片把数据发送到NBIOT网络。由于外接MCU导致产品成本上升，而且由于是多芯片方案，会导致芯片结构面积增加，从而增加了成本。

发明内容

为克服相关技术中存在的问题，本公开提供一种芯片结构及其工作方法。

根据本公开的第一方面，提供一种芯片结构，应用于终端，所述芯片结构包括：

基带芯片，设置在芯片结构的第一区域中，用于接入NB网络，所述基带芯片包括基带微处理器；

应用芯片，设置在所述芯片结构的第二区域中，用于运行用户程序，所述应用芯片包括应用微处理器；

其中，所述基带芯片与所述应用芯片电连接，所述基带微处理器与所述应用微处理器之间通过高级高性能总线和MAILBOX通信。

根据本公开一些实施例，所述基带微控制器设置在第一区域的第一子区域，所述应用微控制器设置在第二区域的第二子区域，所述第一子区域与所述第二子区域相对设置。

根据本公开一些实施例，所述基带微控制器包括ARM CORTEX M4处理器，所述应用微控制器包括ARM CORTEX M0处理器。

根据本公开一些实施例，所述基带芯片还包括基带外设组，所述基带外设组设置在所述第一区域的第三子区域；

其中，所述基带外设组包括一个或多个基带外设单元，所述基带微处理器与所述基带外设单元电连接。

根据本公开一些实施例，所述应用芯片还包括应用外设组，所述应用外设组设置在所述第二区域的第四子区域；

其中，所述应用外设组包括一个或多个应用外设单元，所述应用微处理器与所述应用外设单元电连接。

根据本公开一些实施例，所述芯片结构还包括设置在所述芯片结构的第三区域中的以下至少一个或多个单元：

FLASH存储器单元、复位单元、电源管理单元、总线单元和输入/输出多路器；以上的一个或多个单元分别与所述基带芯片、所述应用芯片电连接。

根据本公开的第二方面，提供一种芯片的工作方法，应用于终端，所述工作方法包括：

接收运行芯片的工作指令，所述工作指令包括待工作模式的标识信息；

获取配置信息，所述配置信息用于表征预设工作模式与工作芯片的对应关系，所述工作芯片包括基带芯片和应用芯片，所述基带芯片用于接入NB网络；所述应用芯片用于运行用户程序；

基于所述配置信息，运行所述待工作模式对应的所述工作芯片。

根据本公开一些实施例，所述基于所述配置信息，运行所述待工作模式对应的所述工作芯片包括：

获取所述工作指令中的标识信息；