[发明专利]一种用于UWB系统的高速采样缓冲器电路

说明书

本发明公开了一种用于UWB系统的高速采样缓冲器电路，包括驱动模块、栅压自举开关模块和采样模块，其中，驱动模块用于输入待采样差分信号并降低待采样差分信号的输出阻抗，以提高后续对栅压自举开关模块和采样模块的驱动能力；栅压自举开关模块用于控制采样开关的打开和闭合，控制采样开关的栅压变化跟踪在驱动模块的输出差分信号的变化并使采样开关的栅源电压在输出差分信号变化的过程中保持恒定；采样模块用于在采样开关打开时对待采样差分信号进行采样，以获得采样信号。该缓冲器电路由驱动模块、栅压自举开关模块和采样模块，驱动模块由高线性度的共漏极放大器构成，提高了采样电路的线性度，采样模块与驱动模块采用电荷翻转型结构实现采样。

技术领域

本发明属于混合信号集成电路技术领域，具体涉及一种用于UWB系统的高速采样缓冲器电路。

背景技术

20世纪60年代，UWB(Ultra Wide Band，超宽带)的构想首次被提出，采用一种无载波的窄脉冲信号进行通信。由于UWB具有较好的安全性、高传输速率以及高距离分辨率，使其在军事及雷达等领域有着重要的应用价值。美国联邦通信委员会(FCC)规定超宽带的工作频率为3.1～10.6GHz，发射带宽大于500MHz，但为了防止超宽带与其他通信带宽产生干扰，对发射机发射功率进行了限制，即有效全向辐射功率小于-41.2dBm/MHz。UWB系统在军事雷达领域应用之外，在生物探测、室内定位等商业应用场景的也得到重要的应用。

超宽带系统前端将接收到的高频高速信号输入给后级ADC(Analog-to-DigitalConverter，模数转换器)，在UWB系统中ADC需要实现对高速的射频信号直接采样，传统采样网络结构如下：(1)开环采样电路，电路包括输入缓冲级和输出缓冲级，采样开关S与保持电容CH，但是该结构受电荷注入效应影响严重，采样开关的电荷注入与输入信号相关，导致严重的非线性问题；(2)闭环采样电路结构，为抑制采样电路的输入相关误差，可将采样开关置于反馈环路中，使其源漏端的电压摆幅远小于输入、输出端的信号摆幅，但是该结构由于闭环结构构成单位增益负反馈的两级运放，这将会导致稳定性与速度将会大大受限。并且由于寄生电容的影响将会造成信号的馈通；(3)开关电容采样电路，包括了三个MOS开关(S1，S2和S3)，一个保持电容CH和一个跨导运放Gm。S1和S2闭合，电路运放构成单位增益负反馈模式，其输入阻抗较低，构成采样电路。当S1和S2关闭，S3打开，电路转为保持状态，这种结构电荷注入与时钟馈通和孔径时间也会对电路性能造成影响。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种用于UWB系统的高速采样缓冲器电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种用于UWB系统的高速采样缓冲器电路，包括驱动模块、栅压自举开关模块和采样模块，其中，

所述驱动模块用于输入待采样差分信号并降低待采样差分信号的输出阻抗，以提高后续对所述栅压自举开关模块和所述采样模块的驱动能力；

所述栅压自举开关模块用于控制采样开关的打开和闭合，控制采样开关的栅压变化跟踪在所述驱动模块的输出差分信号的变化并使所述采样开关的栅源电压在所述输出差分信号变化的过程中保持恒定；

所述采样模块用于在所述采样开关打开时对所述待采样差分信号进行采样，以获得采样信号。

在本发明的一个实施例中，所述驱动模块包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7和第八电容C8，其中，