[发明专利]一种用于UWB系统的高速采样缓冲器电路

权利要求书

1.一种用于UWB系统的高速采样缓冲器电路，其特征在于，包括驱动模块(1)、栅压自举开关模块(2)和采样模块(3)，其中，

所述驱动模块(1)用于输入待采样差分信号并降低待采样差分信号的输出阻抗，以提高后续对所述栅压自举开关模块(2)和所述采样模块(3)的驱动能力；

所述栅压自举开关模块(2)用于控制采样开关的打开和闭合，控制采样开关的栅压变化跟踪在所述驱动模块(1)的输出差分信号的变化并使所述采样开关的栅源电压在所述输出差分信号变化的过程中保持恒定；

所述采样模块(3)用于在所述采样开关打开时对所述待采样差分信号进行采样，以获得采样信号。

2.根据权利要求1所述的用于UWB系统的高速采样缓冲器电路，其特征在于，所述驱动模块(1)包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7和第八电容C8，其中，

所述第一NMOS管NM1的源极和所述第六NMOS管NM6的源极均连接接地端GND，所述第一NMOS管NM1的栅极和所述第六NMOS管NM6的栅极均输入第一偏置电压V_BIAS1，所述第一NMOS管NM1的漏极连接所述第二NMOS管NM2的源极，所述第六NMOS管NM6的漏极连接所述第七NMOS管NM7的源极；

所述第二NMOS管NM2的栅极和所述第七NMOS管NM7的栅极均输入第二偏置电压V_BIAS2，所述第二NMOS管NM2的漏极连接所述第三NMOS管NM3的源极并作为整个所述驱动模块(1)的第一输出端X1，所述第七NMOS管NM7的漏极连接所述第八NMOS管NM8的源极并作为整个所述驱动模块(1)的第二输出端X2；

所述第三NMOS管NM3的漏极连接所述第四NMOS管NM4的源极，所述第二电容C2连接在所述驱动模块(1)的第一输入端X1与所述第三NMOS管NM3的栅极之间，所述第八NMOS管NM8的漏极连接所述第九NMOS管NM9的源极，所述第六电容C6连接在所述驱动模块(1)的第二输入端X2与所述第八NMOS管NM8的栅极之间；

所述第一电阻R1的一端输入第三偏置电压V_BIAS3，另一端连接所述第三NMOS管NM3的栅极，所述第一电容C1连接在所述驱动模块(1)的第一输入端INP与所述第二NMOS管NM2的源极之间，所述第四电阻R4的一端输入第三偏置电压V_BIAS3，另一端连接所述第八NMOS管NM8的栅极，所述第五电容C5连接在所述驱动模块(1)的第二输入端INN与所述第七NMOS管NM7的源极之间；

所述第四NMOS管NM4的漏极连接所述第五NMOS管NM5的源极，所述第二电阻R2的一端输入第四偏置电压V_BIAS4，另一端连接所述第四NMOS管NM4的栅极；所述第九NMOS管NM9的漏极连接所述第十NMOS管NM10的源极，所述第五电阻R5的一端输入第四偏置电压V_BIAS4，另一端连接所述第九NMOS管NM9的栅极；

所述第五NMOS管NM5的漏极和所述第十NMOS管NM10的漏极均连接电源端VDD，所述第三电阻R3的一端输入第五偏置电压V_BIAS5，另一端连接所述第五NMOS管NM5的栅极；所述第六电阻R6的一端输入第五偏置电压V_BIAS5，另一端连接所述第十NMOS管NM10的栅极；

所述第三电容C3连接在所述驱动模块(1)的第一输入端INP与所述第四NMOS管NM4的栅极之间，所述第四电容C4连接在所述第四NMOS管NM4的栅极与所述第五NMOS管NM5的栅极之间，所述第七电容C7连接在所述驱动模块(1)的第二输入端INN与所述第九NMOS管NM9的栅极之间，所述第八电容C8连接在所述第九NMOS管NM9的栅极与所述第十NMOS管NM10的栅极之间。