[发明专利]检测源漏间漏电的电压衬度方法

说明书

本发明公开了一种检测源漏间漏电的电压衬度方法：第一步，将芯片样品研磨至第一层金属M1露出；第二步，对芯片样品怀疑区域进行初始的电压衬度像；对于NMOS和PMOS之间有互联情况的，则NMOS的源漏端的电压衬度像分两种情况：仅有与PMOS连接的一端的电压衬度像为亮，或者是NMOS的源端和漏端的衬度像均为亮；第三步，进一步研磨至接触孔层次，再次进行电压衬度；对于NMOS和PMOS之间没有互联情况时，上述步骤无法验证，则再进行第四步；第四步，寻找距离怀疑区域最近的电压衬度像为亮的接触孔层，将PMOS的的源、漏端以及NMOS的源端或者漏端中的任意一端进行人工的电性连接，再次进行电压衬度像进行判定。

技术领域

本发明涉及集成电路设计及失效分析领域，特别是指一种集成电路失效分析中，检测源漏漏电的电压衬度方法。

背景技术

在集成电路制造过程中，由于工艺缺陷、设备误差甚至是人为等原因，可能会在芯片内部造成短路。这种短路可以是多晶硅与多晶硅、多晶硅与金属、金属与金属、金属与有源区、有源区与有源区及有源区与多晶硅之间发生。而这种异常短接却可以引起芯片功耗增大、功能异常、数据丢失等严重问题。能够及时监测发现集成电路制造过程中发生的缺陷对于良率的提升非常重要，由于制造工艺的特征尺寸不断的缩小，发生异常短接的位置可能会比较微小，在不确定具体短接位置的情况下，查找这些异常可能会非常困难，容易被忽略。

目前业内普遍采用的检测方法是用聚焦离子束（FIB：Focus Ion Beam）切割设备，步进式推进，对问题芯片怀疑区域进行大面积断面观察，从而找到异常短接的位置。这种方法操作时由于缺陷位置不确定，目的性不强，需要耗费大量的人力及设备机时资源，效果却不佳。而且，由于分辨率的问题，很可能弱短接在切割的过程中被遗忘或忽略。

因此，需要一种更高效的电压衬度方法来检测分析这些异常问题。电压衬度（VC:Voltage Contrast）是SEM中由于试样表面电位差别而形成的衬度。当电子束(离子束)扫描样品表面时，会与表面产生非弹性碰撞，并放射出一些低能(≤50eV)的二次电子。这些电子一般仅能离开表面30nm以内，利用侦测器前端外加几百伏特的电压将这些二次电子吸收并成像。样品表面的电位会影响二次电子的产率，电位越高放射二次电子量越少，电位越低放射量越多，利用此电压衬度像（VC:Voltage Contrast）可以判断连接线（包括金属、多晶、接触孔等）的短路与断路。

实际应用中，一般采用低压电子束或者高压离子束进行电压衬度实验，此时浮栅以及其连接孔显示为暗。利用对样品表面电位状态敏感的信号，如二次电子，作为显像管的调制信号，可得到分辨率较高的、明暗对比明显的电压衬度像，能有效地显示试样表面的微观形貌。由于NMOS SD 均是暗的，此时若源漏之间有漏电，通过Contact 电压衬度，无法确认是否异常。如图1所示。若S D之间存在短路，因为两者在电压衬度下均表现为暗，所以电压衬度无法发现异常。

发明内容

本发明所要解决的技术问题在于提供一种检测源漏间漏电的电压衬度方法，确认MOS管的源漏间是否漏电。

为解决上述问题，本发明所述的检测源漏间漏电的电压衬度方法，包含如下的步骤：

第一步，对芯片样品进行研磨，研磨至第一层金属M1露出。

第二步，对芯片样品怀疑区域进行初始的电压衬度像，进行初步判断；对于NMOS和PMOS之间有互联情况的，则NMOS的源漏端的电压衬度像分两种情况：仅有与PMOS连接的一端的电压衬度像为亮，或者是NMOS的源端和漏端的衬度像均为亮。

第三步，进一步研磨至接触孔层次，再次进行电压衬度，此时若NMOS源端和漏端的电压衬度像均为暗，则证明NMOS的源端和漏端之间存在漏电；若NMOS仅有与PMOS相连的一端为亮，则证明原NMOS的源端和漏端之间不漏电。