[发明专利]一种阵列基板及显示终端

说明书

本申请提出了一种阵列基板及显示终端；该阵列基板包括多个子像素单元，每一子像素单元包括走线区和位于走线区至少一侧的像素电极区，其中，走线区包括第一区和第二区，第一区内设置有至少一薄膜晶体管，第二区的开口率大于第一区的开口率；本申请通过将走线区设置为第一区和第二区，并将薄膜晶体管集中设置在第一区内，使第二区内未设置薄膜晶体管，从而可以减少第二区内的不透光区域占比，提高第二区内的开口率，进而提高显示面板的透光率，改善显示效果。

技术领域

本申请涉及显示技术的领域，具体涉及一种阵列基板及显示终端。

背景技术

在液晶显示面板中，扫描线一般设置在多个像素单元的走线区内，扫描线与多个薄膜晶体管(Thin Film Transistor，TFT)在走线区内进行连接。

但是，由于扫描线及扫描线与薄膜晶体管连接结构的不透光性，会使显示面板的开口率下降，进而导致显示面板透光率不高的问题。

发明内容

本申请提供一种阵列基板及显示终端，以改善当前液晶显示面板因走线区内扫描线和薄膜晶体管的不透光性导致显示面板的开口率下降，进而导致透光率较低的技术问题。

为解决上述技术问题，本申请提供的技术方案如下：

本申请提供一种阵列基板，包括多个子像素单元，每一所述子像素单元包括走线区和位于所述走线区至少一侧的像素电极区；

其中，所述走线区包括第一区和第二区，所述第一区内设置有至少一薄膜晶体管，所述第二区的开口率大于所述第一区的开口率。

在本申请的阵列基板中，所述像素电极区向所述第二区延伸，以及，所述像素电极区包括与所述第二区重叠的延伸区。

在本申请的阵列基板中，所述像素电极区包括分别位于所述走线区两侧的主电极区和副电极区；

所述延伸区包括所述主电极区向所述第二区延伸的第一延伸区和所述副电极区向所述第二区延伸的第二延伸区。

在本申请的阵列基板中，所述主电极区内设置有主像素电极，所述副电极区内设置有副像素电极；

其中，所述第一区内设置有与所述主像素电极连接的第一薄膜晶体管以及与所述副像素电极连接的第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管并联。

在本申请的阵列基板中，所述第一区内还设置有与所述副像素电极连接的第三薄膜晶体管；

其中，所述第二薄膜晶体管与所述第三薄膜晶体管串联，以及，所述副像素电极连接于所述第二薄膜晶体管和所述第三薄膜晶体管的串联电路上。

在本申请的阵列基板中，所述阵列基板还包括与所述主像素电极对应的主像素电容、与所述副像素电极对应的副像素电容，以及共同连接所述第二薄膜晶体管和所述第三薄膜晶体管的辅助电容。

在本申请的阵列基板中，所述阵列基板还包括设置于所述像素单元两侧的数据线及位于相邻两条所述数据线之间的共享电极线；

其中，所述共享电极线与所述第三薄膜晶体管连接，以及，所述共享电极线将所述走线区分割成所述第一区和所述第二区，所述第二区的面积大于或等于所述第一区的面积。

在本申请的阵列基板中，所述阵列基板还包括多条扫描线，多条所述扫描线与所述数据线交叉设置；

其中，所述扫描线沿所述第一区与所述第二区的连线方向设置于所述走线区内，以及，在所述数据线的延伸方向上，所述第二区内的扫描线的宽度小于所述第一区内的扫描线的宽度。

在本申请的阵列基板中，在所述数据线的延伸方向上，所述第一延伸区的宽度小于或等于所述第二延伸区的宽度。