[发明专利]一种阵列基板及显示终端

权利要求书

1.一种阵列基板，其特征在于，包括多个子像素单元，每一所述子像素单元包括走线区和位于所述走线区至少一侧的像素电极区；

所述像素电极区包括分别位于所述走线区两侧的主电极区和副电极区，所述主电极区内设置有主像素电极，所述副电极区内设置有副像素电极；

所述阵列基板还包括设置于所述子像素单元两侧的数据线及位于相邻两条所述数据线之间的共享电极线；

其中，所述走线区包括第一区和第二区，所述第一区内设置有至少一薄膜晶体管，所述第二区的开口率大于所述第一区的开口率，所述共享电极线将所述走线区分割成所述第一区和所述第二区，所述第二区的面积大于或等于所述第一区的面积；

所述第一区内设置有与所述副像素电极连接的第三薄膜晶体管，所述共享电极线与所述第三薄膜晶体管连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述像素电极区向所述第二区延伸，以及，所述像素电极区包括与所述第二区重叠的延伸区。

3.根据权利要求2所述的阵列基板，其特征在于，所述延伸区包括所述主电极区向所述第二区延伸的第一延伸区和所述副电极区向所述第二区延伸的第二延伸区。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一区内设置有与所述主像素电极连接的第一薄膜晶体管以及与所述副像素电极连接的第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管并联。

5.根据权利要求4所述的阵列基板，其特征在于，所述第二薄膜晶体管与所述第三薄膜晶体管串联，以及，所述副像素电极连接于所述第二薄膜晶体管和所述第三薄膜晶体管的串联电路上。

6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括与所述主像素电极对应的主像素电容、与所述副像素电极对应的副像素电容，以及共同连接所述第二薄膜晶体管和所述第三薄膜晶体管的辅助电容。

7.根据权利要求3所述的阵列基板，其特征在于，在所述数据线的延伸方向上，所述第一延伸区的宽度小于或等于所述第二延伸区的宽度。

8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括多条扫描线，多条所述扫描线与所述数据线交叉设置；

其中，所述扫描线沿所述第一区与所述第二区的连线方向设置于所述走线区内，以及，在所述数据线的延伸方向上，所述第二区内的扫描线的宽度小于所述第一区内的扫描线的宽度。

9.一种显示终端，其特征在于，包括终端主体和如权利要求1至8任一项所述的阵列基板，所述终端主体和所述阵列基板组合为一体。