[发明专利]一种单一输入端实现三种逻辑组合的控制电路

说明书

一种单一输入端实现三种逻辑组合的控制电路。其包括P沟场效应管PM0、第一P沟场效应管PM1、第二P沟场效应管PM2、第三P沟场效应管PM3、第四P沟场效应管PM4、第一N沟场效应管NM1、第二N沟场效应管NM2、第三N沟场效应管NM3、第四N沟场效应管NM4和电阻器R1；本发明提供的单一输入端实现三种逻辑组合的控制电路具有如下有益效果：利用简单的电流源和电阻有效组合的设计，实现三种逻辑组合可以节省两个比较器的应用，因此可显著降低芯片面积，同时有利于降低功耗。

技术领域

本发明属于电学技术领域，特别是涉及一种单一输入端实现三种逻辑组合的控制电路。

背景技术

逻辑状态控制电路广泛应用于液晶显示器、计算机主机板、笔记本计算机及一般消费类电子产品所用集成电路芯片的设计中，随着此类产品向轻、薄、耗电小等方向发展，对逻辑状态控制电路的结构、功耗亦提出了更高要求。在集成电路的设计中，通常，一个输入端可以接地vss和电源vdd，即可以实现两种逻辑状态0和1。如果要实现3～4种逻辑组合，就需要两个输入端。由于较少的芯片引脚可降低封装成本，同时可缩小应用PCB板面积，因此，在设计集成电路芯片时，设计者会尽量减少芯片引脚。如果用一个输入端来实现三种以上的逻辑组合，传统的设计需要用分压电阻将输入端设置为电源vdd和地vss之间的不同电位，并设计多个比较器来判断比较输入端的电位。例如，用一个输入端实现三种不同的逻辑组合，需要用两个比较器。其中，一个比较器的基准电位大于电源vdd的一半，另一个比较器的基准电位小于电源vdd的一半。当输入端接电源vdd时，这两个比较器的输出都是逻辑0；当输入端接地vss时，这两个比较器的输出都是逻辑1；而当输入端悬空，用等值分压电阻将输入端设置为电源vdd的一半时，因此其中一个比较器的输出是逻辑0，另一个比较器的输出是逻辑1。所以，用一个输入端实现了三种逻辑组合，即00，11和01。但由于两个比较器和输入端的分压电阻不仅增加了芯片面积，还增加了功耗。

发明内容

为了解决上述问题，本发明的目的在于提供一种单一输入端实现三种逻辑组合的控制电路。

为了达到上述目的，本发明提供的单一输入端实现三种逻辑组合的控制电路包括：P沟场效应管PM0、第一P沟场效应管PM1、第二P沟场效应管PM2、第三P沟场效应管PM3、第四P沟场效应管PM4、第一N沟场效应管NM1、第二N沟场效应管NM2、第三N沟场效应管NM3、第四N沟场效应管NM4和电阻器R1；其中：P沟场效应管PM0、第二P沟场效应管PM2、第三P沟场效应管PM3和第四P沟场效应管PM4的源极和衬底与第一电源VDD连接、栅极均与第二输入端ibias连接，P沟场效应管PM0的漏极与第二输入端ibias连接；第二P沟场效应管PM2的漏极与第一P沟场效应管PM1的源极连接；第三P沟场效应管PM3的漏极与第二N沟场效应管NM2的漏极连接；第四P沟场效应管PM4的漏极与第四N沟场效应管NM4的漏极连接；第一P沟场效应管PM1的衬底与第一电源VDD连接、第一P沟场效应管PM1的漏极为第一输出端outA；第一N沟场效应管NM1的栅极为第一输入端in，第一N沟场效应管NM1的漏极为第二输出端outB；第一N沟场效应管NM1、第三N沟场效应管NM3和第四N沟场效应管NM4的源极和衬底与第二电源VSS连接；第二N沟场效应管NM2的栅极和漏极同时与第一输入端in连接、第二N沟场效应管NM2的源极与第三N沟场效应管NM3的漏极连接、第二N沟场效应管NM2的衬底与第二电源VSS连接，第三N沟场效应管NM3的栅极与第四N沟场效应管NM4的漏极连接；第四N沟场效应管NM4的栅极和漏极连接；电阻器R1的一端与第一P沟场效应管PM1的漏极连接、另一端与第一N沟场效应管NM1的漏极连接。

所述第二P沟场效应管PM2的宽长比是P沟场效应管PM0的4倍。

所述第三P沟场效应管PM3、第四P沟场效应管PM4和P沟场效应管PM0的具有相同的宽长比。

所述第二N沟场效应管NM2、第三N沟场效应管NM3和第四N沟场效应管NM4具有相同的宽长比。

所述第一N沟场效应管NM1的宽长比是第二N沟场效应管NM2宽长比的4倍。