[发明专利]一种老化及涨落感知的动态时序分析方法

说明书

本发明公布了一种老化和涨落感知的动态时序分析方法，属于集成电路设计自动化领域。改方法基于事件传播的动态时序分析，利用事件传播算法来计算电路在指定的输入下，每周期的延迟。本发明修改了传统的事件传播算法，使其能够支持门级老化模型和门级涨落模型，使得最终的动态延迟是老化后的延迟分布而不是一个确定性的值。本发明可以分析数字电路在实际负载退化后的动态延迟以及动态延迟的涨落，并因此可以计算出老化后电路时序错误概率，可以帮助设计者准确地估计老化和随机工艺涨落对时序信息的影响，避免因为过设计导致的性能损失。

技术领域

本发明涉及一种老化和涨落感知的(aging-variation-aware)的动态时序分析方法(dynamic timing analysis)，属于集成电路设计自动化(electronic designautomation)领域。

背景技术

随着微电子工艺不断按比例缩小，各种非理想效应如随机工艺涨落(randomprocess variation)和器件老化(transistor aging)越来越严重，导致电路的性能涨落也越来越大。为了保证电路的使用寿命，设计者一般都使用静态时序分析(static timinganalysis)来估算电路在最差情况(worst-case corner)下(即所有的晶体管都在最差的工艺角上以及经历了最大的退化)的延迟，并以此为约束条件设计电路的工作电压和频率，从而造成了电路的过设计。这种过设计的比例随着工艺不断按比例缩小，也越来越大，结果造成了每代工艺之间器件的性能都有显著提升，但是最后电路的性能却没有按比例提升。

为了使先进节点下的电路性能获得提升，近些年有一些新的设计方法被提出，如动态时钟/电压调节(dynamic frequency/voltage scaling)和近似计算(approximatecomputing)。动态时钟/电压调节根据实时的工作场景动态调节工作频率或者电压，而不是使用固定的工作频率和电压，这样一来可以获得更好的性能或者更高的能效。近似计算则是允许电路出错，利用程序或者算法自有的容错性去容忍这些硬件上的错误，从而用运算的准确性换取了性能或者能效。这些新的设计方法都能够摆脱静态分析的悲观限制，但是需要动态的信息如每周期的动态延迟(dynamic delay)来指导这些优化策略。

传统的动态时序分析方法利用带有延迟反标的门级仿真来实现，其中延迟反标文件是由基于图的(graph-based)静态时序分析得到的每个单元延迟。这种方法有两大缺陷：延迟信息计算得不准确以及忽视了老化和涨落对延迟信息的影响。

第一个缺陷可以由基于事件的动态分析方法改善。但是忽视了老化和涨落的效应，就需要在最终的计算结果上加上一个保护带(guardband)来防止电路失效，但是这个保护带是在最差情况下计算的，所以最后会过估计延迟。动态时序分析的过估计使得这些新的动态优化策略无法完全发挥其效果。

因此，一种老化和涨落感知的动态时序分析方法对于先进节点下的电路优化策略非常重要。

发明内容

本发明的目的在于提出一种老化和涨落感知的动态时序分析方法，该方法可以分析数字电路在实际负载退化后的动态延迟以及动态延迟的涨落，并因此可以计算出老化后电路时序错误概率。该方法可以帮助设计者准确地估计老化和随机工艺涨落对时序信息的影响，避免因为过设计导致的性能损失。

本发明提供的技术方案如下：

一种老化及涨落感知的动态时序分析方法，其特征在于，分成两个部分，第一部分是门级老化和涨落分析，第二部分是基于事件传播的动态时序分析，其中：

门级老化和涨落分析：门级老化分析是计算每个门级单元在实际的老化后的延迟，表现为延迟的增加；门级涨落分析是计算每个门级单元因为随机工艺涨落的延迟涨落，表现为延迟的标准差；