[发明专利]一种带隙基准、芯片、电子器件及电子设备

说明书

本申请提供一种带隙基准、芯片、电子器件及电子设备，包括：基准核心电路，所述基准核心电路包括PTAT电流产生模块；所述PTAT电流产生模块用于产生PTAT电流；启动电路，与所述基准核心电路连接，用于启动所述基准核心电路；电流检测模组，分别与所述启动电路和所述PTAT电流产生模块连接，用于在检测到所述PTAT电流产生模块产生PTAT电流之后，控制所述启动电路关断。上述方案可以有效避免启动电路在脱离简并区之前被提前关断，并可降低启动电路不能正常关断的风险。

技术领域

本申请涉及电子电路技术领域，具体而言，涉及一种带隙基准、芯片、电子器件及电子设备。

背景技术

带隙基准具有低噪声、低温度系数和高电源抑制比的优点，广泛地应用于电源管理、模数/数模转换、射频和传感器等芯片中。带隙基准分为电流模式带隙基准和电压模式带隙基准。

电流模式带隙基准的电路结构可以如图1所示，可在接近1V的电源电压下工作并且可得到任意值的基准电压，满足芯片电压需求。

电流模式带隙基准主要由PMOS(P-Metal Oxide Semiconductor，P型金属氧化物半导体)管MP0～MP2、运算放大器OP、NPN三极管Q1～Q2和电阻R1～R4组成。其中，PMOS管MP0、MP1大小相同，电阻R2与R3相同，Q1和Q2大小不同。其中，运算放大器、MP0～MP1、Q1～Q2和电阻R1～R3组成电流模式带隙基准的基准核心电路，MP2和R4组成基准电压产生电路。MP2可以根据电压输出要求设计与MP0成一定比例，例如，MP2与MP0可以完全相等。

正常工作时，运算放大器OP和MP0～MP1的负反馈使VA和VB处的电压相等，电阻R3双端电压等于VBE_Q1(即三极管Q1的基极-发射极电压)，电阻R2和R3上产生相同大小的CTAT(complementary to absolute temperature，与绝对温度成互补)的电流；电阻R1双端电压等于Q1的VBE_Q1和Q2的VBE_Q2(即三极管Q2的基极-发射极电压)电压差delt_VBE，Q1和Q2上产生相同大小的PTAT(proportional to absolute temperature，与绝对温度成正比)的电流。PTAT电流和CTAT电流在MP0叠加，MP2将叠加后的电流镜像并注入到电阻R4，最终输出的基准电压VREF如下式(1)所示：

VREF＝I_{OP_MP0}*R4＝(I_Q1+I_R2)*R4＝delt_VBE*(R4/R1)+VBE_Q1*(R4/R3) 式(1)

其中，I_{OP_MP0}为MP0叠加后的电流，I_Q1为PTAT电流，I_R2为CTAT电流。

当MP0和MP1电流较小时，VAVBE_Q1，VBVBE_Q2，Q1和Q2均处于截止区，MP0电流全部流过电阻R2，MP1电流全部流过电阻R3。由于MP0和MP1完全相同且R2和R3完全相同，VA和VB保持相等，VA＝VBVBE_Q1，电流模式带隙基准将在该电流下持续稳定工作。如图2所示，当MP0和MP1电流为0～I₀范围内任意电流值时，电流模式带隙基准均可持续稳定工作，但是输出的基准电压如式(2)所示，远低于式(1)，这种稳定的非正常工作点称简并点(Degeneracy point)，将0～I₀这段区间称为简并区(Degeneracy region)。需要说明的是，图2中I_OP所对应的点为带隙基准的正常工作点(或稳定工作点)。

VREF＝(VA/R3)*R4(VBE_Q1/R3)*R4＝VBE_Q1*(R4/R3) 式(2)