[发明专利]带隙基准电路在审
申请号: | 202111530058.3 | 申请日: | 2021-12-10 |
公开(公告)号: | CN116257110A | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 邸士伟;冯越 | 申请(专利权)人: | 西安格易安创集成电路有限公司 |
主分类号: | G05F1/567 | 分类号: | G05F1/567 |
代理公司: | 上海思捷知识产权代理有限公司 31295 | 代理人: | 沈宗晶 |
地址: | 710065 陕西省西安市高新区天谷*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基准 电路 | ||
1.一种带隙基准电路,其特征在于,包括:
带隙基准核心电路,所述带隙基准核心电路用于产生带隙基准电压并具有运算放大器,所述运算放大器具有差分输入单元和尾电流源,所述差分放大单元提供运算放大器的同相输入端、反相输入端以及输出端,所述尾电流源耦接在所述差分输入单元和地之间并向所述差分输入单元提供尾电流;以及
启动电路,启动电路的一端耦接所述运算放大器的输出端,启动电路的另一端接地或者与所述尾电流源和所述差分输入单元耦接,所述启动电路的控制端接入一电压信号,所述启动电路在所述电压信号的控制下开启,形成运算放大器的输出端到地的通路,以向所述带隙基准核心电路提供启动所需的电压,且所述启动电路在所述带隙基准核心电路稳定工作后自动关断,以断开所述通路。
2.如权利要求1所述的带隙基准电路,其特征在于,所述尾电流源包括尾电流MOS管,所述尾电流MOS管的栅端接入一偏置电压,所述尾电流MOS管的源端接地,所述尾电流MOS管的漏端耦接所述差分输入单元。
3.如权利要求2所述的带隙基准电路,其特征在于,所述启动电路包括MOS开关,所述MOS开关的控制端为所述启动电路的控制端,以接入所述电压信号,所述MOS开关的阈值电压大于所述尾电流MOS管的阈值电压。
4.如权利要求3所述的带隙基准电路,其特征在于,所述MOS开关包括一个MOS管或者包括串联的多个MOS管。
5.如权利要求2所述的带隙基准电路,其特征在于,所述尾电流MOS管的栅端与所述启动电路的控制端耦接,以使得所述偏置电压与所述电压信号是同一个信号;或者,所述电压信号为脉冲电压信号,所述偏置电压为恒压。
6.如权利要求2-5中任一项所述的带隙基准电路,其特征在于,还包括偏置电路,所述偏置电路包括电阻串,所述电阻串的一端接入电源电压,另一端耦接所述尾电流MOS管的栅端,以向所述尾电流MOS管提供所述偏置电压。
7.如权利要求1所述的带隙基准电路,其特征在于,所述差分输入单元包括第一输入MOS管和第二输入MOS管,所述第一输入MOS管的栅端为运算放大器的反相输入端,所述第二输入MOS管的栅端为运算放大器的同相输入端,所述第一输入MOS管的漏端为所述运算放大器的输出端,所述第一输入MOS管的源端、所述第二输入MOS管的源端与所述尾电流MOS管的漏端耦接。
8.如权利要求1所述的带隙基准电路,其特征在于,所述运算放大器还包括负载电路单元,所述负载电路单元耦接所述差分输入单元,并为所述差分输入单元提供所需的负载。
9.如权利要求8所述的带隙基准电路,其特征在于,所述负载电路单元包括第一负载MOS管和第二负载MOS管,所述第一负载MOS管的栅端与所述第二负载MOS管的栅端、所述第二负载MOS管的漏端以及所述差分输入单元的一个输出端耦接,所述第一负载MOS管的源端与所述第二负载MOS管的源端耦接并接入电源电压,所述第一负载MOS管的漏端与所述差分输入单元的另一个输出端耦接,所述差分输入单元的另一个输出端为所述运算放大器的输出端。
10.如权利要求1所述的带隙基准电路,其特征在于,所述带隙基准核心电路还包括第一电流镜支路、第二电流镜支路和第三电流镜支路,所述第一电流镜支路、第二电流镜支路、第三电流镜支路和所述运算放大器相互耦接,所述第一电流镜支路向所述运算放大器的反相输入端提供一输入电压,所述第二电流镜支路向所述运算放大器的同相输入端提供另一输入电压,所述第三电流镜支路提供与绝对温度成正比的电流。
11.如权利要求10所述的带隙基准电路,其特征在于,所述第一电流镜支路包括第一电流镜MOS管和第一三极管,所述第二电流镜支路包括第二电流镜MOS管、第一电阻和第二三极管,所述第三电流镜支路包括第三电流镜MOS管、第二电阻和第三三极管;其中,
第一电流镜MOS管的源端、第二电流镜MOS管的源端、第三电流镜MOS管的源端耦接并接入电源电压;
第一电流镜MOS管的栅端、第二电流镜MOS管的栅端、第三电流镜MOS管的栅端与所述运算放大器的输出端耦接;
第一电流镜MOS管的漏端与第一三极管的发射极以及所述运算放大器的反相输入端耦接,第一三极管的基极、集电极相连并接地;
第二电流镜MOS管的漏端与第一电阻的一端以及所述运算放大器的同相输入端耦接,第一电阻的另一端与第二三极管的发射极相连,第二三极管的基极、集电极相连并接地;;
第三电流镜MOS管的漏端与第二电阻的一端耦接并输出所述带隙基准电压,第二电阻的另一端与第三三极管的发射极相连,第三三极管的基极、集电极相连并接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安格易安创集成电路有限公司,未经西安格易安创集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111530058.3/1.html,转载请声明来源钻瓜专利网。