[发明专利]芯片封装结构及其光电设备

说明书

本发明提供了一种芯片封装结构及其光电设备，芯片封装结构包括：ASIC芯片；PIC；EIC；CPA基板，所述ASIC芯片、所述PIC和所述EIC封装于所述CPA基板中，所述ASIC芯片通过所述CPA基板与所述EIC电连接，所述EIC通过所述CPA基板与所述PIC电连接。根据本实施例的技术方案，能够直接在CPA基板上实现EIC、PIC和ASIC芯片的混合集成封装，省去了CPO转接板，提升了CPA的布局效率，有效减少了电信号的传输链路的长度，提成了CPA的电信号传输性能。

技术领域

本发明涉及但不限于集成芯片领域，尤其涉及一种芯片封装结构及其光电设备。

背景技术

串行器/解串行器(SERializer/DESerializer，SerDes)技术能够有效提高串行通信速率，在交换机芯片和路由器芯片得到了大量的应用。随着SerDes的速率不断提升，信号完整性和功耗之间的冲突愈发明显，光电共装光模块(Co-Packaged Optics，CPO)的出现很好地解决了这个问题。

在将CPO应用到各种设备之前，需要将CPO和专用集成电路(ApplicationSpecific Integrated Circuit，ASIC)芯片封装成共装组件(Co-Packaged Assemble，CPA)。然而，CPO是一个独立的组件，通常在CPO转接板中集成光芯片(Photonic IntegratedCircuit，PIC)和电芯片(Electric Integrated Circuit，EIC)等功能芯片。在这种情况下，封装后的CPA如图1所示，PIC和ASIC芯片之间的电信号会经过CPO转接板，这就导致电信号的传输链路较长，对信号完整性、功耗和带宽都会带来不利的影响。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供了一种芯片封装结构及其光电设备，能够有效减少电信号的传输链路的长度，提升CPA的传输性能。

第一方面，本发明实施例提供了一种芯片封装结构，包括：

ASIC芯片；PIC；EIC；CPA基板，所述ASIC芯片、所述PIC和所述EIC封装于所述CPA基板中，所述ASIC芯片通过所述CPA基板与所述EIC电连接，所述EIC通过所述CPA基板与所述PIC电连接。

第二方面，本发明实施例提供了一种光电设备，包括：

如第一方面所述的芯片封装结构。

本发明实施例包括：ASIC芯片；PIC；EIC；CPA基板，所述ASIC芯片、所述PIC和所述EIC封装于所述CPA基板中，所述ASIC芯片通过所述CPA基板与所述EIC电连接，所述EIC通过所述CPA基板与所述PIC电连接。根据本实施例的技术方案，能够直接在CPA基板上实现EIC、PIC和ASIC芯片的混合集成封装，省去了CPO转接板，提升了CPA的布局效率，有效减少了电信号的传输链路的长度，提成了CPA的电信号传输性能。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1是现有的CPO作为独立组件封装到CPA的示意图；

图2是本发明实施例一提供的芯片封装结构的剖面示意图；

图3是本发明实施例一提供的芯片封装结构的俯视图；

图4是本发明实施例二提供的芯片封装结构的剖面示意图；